JPS60552A - Computer and its input-output device - Google Patents
Computer and its input-output deviceInfo
- Publication number
- JPS60552A JPS60552A JP10770283A JP10770283A JPS60552A JP S60552 A JPS60552 A JP S60552A JP 10770283 A JP10770283 A JP 10770283A JP 10770283 A JP10770283 A JP 10770283A JP S60552 A JPS60552 A JP S60552A
- Authority
- JP
- Japan
- Prior art keywords
- input
- data
- digital data
- group
- computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は計算機及びその入出力装置に係シ、特に多数の
ディジタルデータをグループ単位に分割して入力する様
に構成した計算機及びその入出力装置に関する。[Detailed Description of the Invention] [Technical Field of the Invention] The present invention relates to a computer and its input/output device, and particularly to a computer and its input/output device configured to input a large amount of digital data divided into groups. Regarding.
一般に多数の入力点を有する計算機システムにおいて、
個々の入力点を常時取シ込み、監視することは、システ
ムの構成が複雑となるとともに、計算機の負荷が膨大な
ものとなり実用的でない。In computer systems that generally have a large number of input points,
It is impractical to constantly capture and monitor individual input points, as this would complicate the system configuration and place an enormous load on the computer.
そこで、従来は第1図に示す様に、計算機20に複数の
入力点を有するディジタル入力回路(以下DIモジュー
ルと記す) 4−1〜4−nを設け、この入力点数(図
では24点)を1グループとしてnグループに分割し、
ディジタルデータを入力する方法が用いられている。即
ち、入出力装置30から計算機20へ入力されるディジ
タルデータはDIモジュール4−1〜4−nの入力点数
毎のディジタルデータグループ10−1〜10−n I
c 5)割して伝送ケーブル9−1〜9−n1コネクタ
8−1〜8−nを介してそれぞれ入力される。Therefore, conventionally, as shown in FIG. 1, digital input circuits (hereinafter referred to as DI modules) 4-1 to 4-n having a plurality of input points are provided in the computer 20, and the number of input points (24 points in the figure) is provided. is divided into n groups,
A method of inputting digital data is used. That is, digital data input from the input/output device 30 to the computer 20 is divided into digital data groups 10-1 to 10-n I for each input point of the DI modules 4-1 to 4-n.
c5) and input via transmission cables 9-1 to 9-n1 and connectors 8-1 to 8-n, respectively.
DIモジ:L − A/ 4−1 〜4−Hはそれぞれ
OPUtからの読込指令によシデイジタルグループ10
−1〜10−n をパスライン21に出力する入力回路
5−1〜5−n1デイジタルデータグループ10−1〜
10−nのデータの変化を検知する状態変化検出回路6
−1〜6−n1状態変化検出回路6−1〜6−nの出力
信号により、OPUIに割込信号を送出する割込み発生
回路7−1〜7−nで構成され、任意のディジタルデー
タグループ10−1 のデータに変化が発生すると状態
変化検出回路6−iによシその変化を検知し割込み発光
回路7−iを介してCPU1に割込み信号を送出する。DI module: L-A/4-1 to 4-H are each read from the digital group 10 by the read command from OPUt.
Input circuits 5-1 to 5-n1 that output -1 to 10-n to the pass line 21; digital data groups 10-1 to 5-n1;
A state change detection circuit 6 that detects a change in data of 10-n
-1 to 6-n1 Consisting of interrupt generation circuits 7-1 to 7-n that send interrupt signals to the OPUI based on the output signals of the state change detection circuits 6-1 to 6-n, any digital data group 10 -1 when a change occurs in the data, the state change detection circuit 6-i detects the change and sends an interrupt signal to the CPU 1 via the interrupt light emitting circuit 7-i.
OPUIはこの割込み信号によシ対応した入力回路5−
iに読込信号を送出し、ディジタルデータグループ10
−iのデータをパスライン21に出力させて最新データ
としてOPUIへ取込み几AJvi2へ格納して種々の
加工処理を行っている。OPUI is an input circuit 5- corresponding to this interrupt signal.
Send a read signal to digital data group 10
-i data is output to the pass line 21, taken in as the latest data to OPUI, stored in AJvi2, and various processing operations are performed.
しかし、最近のプロセス制御用計算機はその処理能力が
大きくディジタルデータの入力点数は増大する一方でら
9、上記、従来の構成では膨大なディジタルデータの入
力点数に対してそれぞれDIモジュールを設けなければ
ならず、計算機の構成が複雑となシ、装置が大形化し、
高価格となりまた、ノイズ等が浸入し易く信頼性が低下
すると言う問題点がある。However, recent process control computers have large processing capabilities and the number of digital data input points is increasing. However, the configuration of the computer becomes complicated, the equipment becomes larger,
There are problems in that it is expensive and reliability is reduced because noise and the like are likely to enter.
本発明は上述問題点に鑑みてなされたもので、多数のデ
ィジタルデータを複数のデータグループに分割して時分
割して入力する様に構成し、計算機と入出力装置間のケ
ーブル芯線数を低減し、計算機の耐ノイズ性を強化して
信頼性ケ向上させ、入力回路の標準化、小形化を計9、
保守性の向上した計算機及びその入出力装置を提供する
のが目的でちる。The present invention was made in view of the above-mentioned problems, and is configured to divide a large amount of digital data into multiple data groups and input them in a time-sharing manner, thereby reducing the number of cable cores between a computer and an input/output device. We have strengthened the computer's noise resistance, improved its reliability, standardized the input circuit, and made it more compact.
The purpose is to provide a computer with improved maintainability and its input/output device.
本発明は上記目的を実現するために多数のディジタルデ
ータを入力する計算機及びその入出力装置に於て、前記
多数のディジタルデータを:段数のデータグループに分
割して入力しグループセレクト信号によシ任意のデータ
グループを選択して第1のディジタルデータとして出力
するデータグループセレクタと、前記複数のデータグル
ープを入力して前記多数のディジタルデータの変化をデ
ータグループ毎に検知して第2のディジタルデータとし
て出力する第1の状態変化検出回路をBIJ記入出力装
置に設け、前記第1のディジタルデータを入力とし中央
演算装置(以下O I) Uと配子)の指令によりその
入力データをパスラインに出力する第1の入力回路と、
前記第2のディジタルデータを入力としその入力データ
の変化を検知する第2の状態変化検出回路と、この第2
の状態変化検出回路の検出信号によ、90 Jl’ U
に割込み信号を送出する割込み発生回路と、CPUから
の指令によシ前記データグループセレクタに前記グルー
プセレクト信号を送出する出力回路を前記計算機に設は
計算機と入出力装置間のケーブル芯線数を低減し、耐ノ
イズ性を強化して信頼性を同上させ、標準化、小形化を
計シ保守性の向上した計算機及びその入出力装置でちる
。In order to achieve the above object, the present invention provides a computer that inputs a large amount of digital data and an input/output device thereof, which divides the large amount of digital data into data groups of the number of stages, inputs the data groups, and selects the data group by a group select signal. a data group selector that selects an arbitrary data group and outputs it as first digital data; and a data group selector that inputs the plurality of data groups and detects changes in the plurality of digital data for each data group to output second digital data. A first state change detection circuit is provided in the BIJ input/output device, and the first state change detection circuit receives the first digital data as input and outputs the input data to the pass line according to a command from the central processing unit (hereinafter referred to as OI). a first input circuit that
a second state change detection circuit that receives the second digital data and detects a change in the input data;
According to the detection signal of the state change detection circuit, 90 Jl' U
An interrupt generation circuit that sends an interrupt signal to the computer and an output circuit that sends the group select signal to the data group selector according to a command from the CPU are installed in the computer to reduce the number of cable core wires between the computer and the input/output device. In addition, the computer and its input/output device have improved noise resistance, improved reliability, standardization and miniaturization, and improved maintainability.
本発明による計算機及び7Cの入出力装置を第2図に示
す一実施例を用いて説明する。A computer and a 7C input/output device according to the present invention will be explained using an embodiment shown in FIG.
第2図に於て、計算機40は、中央演算装置(CPU)
1、プログラムを記憶するit OM 3、プログラム
実行のために必要なデータエリアを確保するRAM2.
0PUIからの読込指令によシデイジタルデータをパス
ライン21に出力する入力回路5−1 、OP U i
からの選択指令によシブ−タグループを選択するグルー
プセレクト信号を出力する出力回路12.0PUIから
の読込指令によりグループデータをパスライン21に出
力する入力回路5−2、グループデータの変化を検知す
る状態変化検出回路6、この状態変化検出回路6の信号
によJOPUIに割込み信号を送出する割込み発生回路
7を備えて構成する。In FIG. 2, the computer 40 is a central processing unit (CPU)
1. IT OM that stores programs 3. RAM that secures the data area necessary for program execution 2.
Input circuit 5-1 that outputs digital data to the pass line 21 in response to a read command from 0PUI, OP U i
Output circuit 12.0 that outputs a group select signal to select a Shibuta group in response to a selection command from PUI; input circuit 5-2 that outputs group data to the pass line 21 in response to a read command from PUI; detects changes in group data; The JOPUI includes a state change detection circuit 6, and an interrupt generation circuit 7, which sends an interrupt signal to JOPUI based on the signal from the state change detection circuit 6.
また、入出力装置50は、1グループの最大入力点数が
入力回路5−1で定められたディジタルデータグループ
10−1〜10−nが入力されグループセレクト信号に
よシ所定のディジタルデータグルシーブ10−1を選択
して出力するデータグループセレクタ13、ディジタル
データグループ10−1〜10−n毎にデータの変化を
検知して出力するデータグループ状態変化検出回路15
を備えて構成する。Further, the input/output device 50 receives digital data groups 10-1 to 10-n whose maximum number of input points per group is determined by the input circuit 5-1, and selects a predetermined digital data group 10 according to a group select signal. A data group selector 13 that selects and outputs -1, and a data group state change detection circuit 15 that detects and outputs data changes for each digital data group 10-1 to 10-n.
and configure it.
上記の様に構成した本発明による計算機及びその入出力
装置の動作を以下に説明する。The operation of the computer and its input/output device according to the present invention configured as described above will be explained below.
入出力装置50から計算機40に入力する多数のディジ
タルデータはlグループの最大入力点数を入力回路5−
1の入力点数としたディジタルデータグループ10−1
〜10−n Vc51)割してデータグループセレクタ
13とデータグループ状態変化検出回路15に入力され
る。A large number of digital data input from the input/output device 50 to the computer 40 are input to the input circuit 5-
Digital data group 10-1 with 1 input point
~10-n Vc51) and input to the data group selector 13 and data group state change detection circuit 15.
今、任意のディジタルデータグループ10−1のデータ
のみに変化が発生したと仮定すると、データグループ状
態変化検出回路15はその変化を検知してデータグルー
プ10−1に変化が発生した情報14を伝送ケーブル9
−3、コネクタ8−3を介して計算機40に送出する。Now, assuming that a change has occurred only in the data of an arbitrary digital data group 10-1, the data group state change detection circuit 15 detects the change and transmits the information 14 that a change has occurred in the data group 10-1. cable 9
-3, and send it to the computer 40 via the connector 8-3.
計に機40はこの変化情報14を入力回路5−2と状態
変化検出回路6に入力し、状態変化検出回路史は割込み
発生回路7を介してO゛PU1に割込み18号を送出す
る。0PUIはこの割込み信号によシ入力回路5−2へ
読込指令を出し変化情報14をパスライン21へ出力さ
せて読込む。The machine 40 inputs this change information 14 to the input circuit 5-2 and the state change detection circuit 6, and the state change detection circuit sends an interrupt No. 18 to the OPU1 via the interrupt generation circuit 7. 0PUI issues a read command to the input circuit 5-2 in response to this interrupt signal, outputs the change information 14 to the pass line 21, and reads it.
その後、出力回路12、コネクタ8−2、伝送ケーブル
9−2を介してグループセレクト信号を入出力装置50
へ送出し、データグループセレクタ13ニ入力して変化
の発生したディジタルデータグループ10−1のデータ
を一択して出力させる。このディジタルデータグループ
10−1は伝送ケーブル9−1、コネクタ8−1を介し
て計算機40に伝送はれ入力回路5−1に入力され0P
UIからの読込指令によシバスジイン21を介して0P
UIに胱込みRAM 2へ取込まれる。かくして変化の
あったディジタルデータグループ10−1のデータはぎ
士算機40に読込まれる。Thereafter, the group select signal is sent to the input/output device 50 via the output circuit 12, connector 8-2, and transmission cable 9-2.
The digital data group 10-1 is input to the data group selector 13, and data of the digital data group 10-1 in which a change has occurred is selected and output. This digital data group 10-1 is transmitted to the computer 40 via the transmission cable 9-1 and the connector 8-1, and is input to the input circuit 5-1.
0P via Shibasjiin 21 by reading command from UI
It is taken into the bladder-containing RAM 2 in the UI. The data of the changed digital data group 10-1 is thus read into the calculator 40.
また、ディジタルデータグループ10−1〜10−nの
複数のデータグループに変化が生じたとき、CPU1は
入力回路5−2から読込んだ変化情報14からその内容
を検知して変化の生じたすべてのデータグループに対し
定められた順序でグループセレクト信号を出力してデー
タグループのディジタルデータを読込み、一連の読込動
作を児了づ−る。Further, when a change occurs in a plurality of data groups of the digital data groups 10-1 to 10-n, the CPU 1 detects the contents from the change information 14 read from the input circuit 5-2 and outputs all data groups that have changed. A group select signal is outputted in a predetermined order for each data group to read the digital data of the data group, thereby completing a series of reading operations.
第3図は割込み信号によジスタートする上記、一連の読
込動作を示したフローチャートである。FIG. 3 is a flowchart showing the above-mentioned series of read operations that are restarted by an interrupt signal.
岡、同図に於て「前回のデータと比1絞する」のブロッ
クは0PUIに読込んだディジタルデータのどのピッt
’Ki化が生じたの刀為を検知するために几AM2にス
トアされている前回のディジタルデータと比較する動作
を示したもので本発明とけ直接には関係しない。Oka, in the same figure, the block "1 narrow down compared to the previous data" indicates which pit of the digital data read into 0PUI.
This figure shows the operation of comparing with the previous digital data stored in the AM2 in order to detect the cause of Ki conversion, and is not directly related to the present invention.
第4図は本発明による計算機及びその入出力装置の他の
実施例を示したブロック図である。FIG. 4 is a block diagram showing another embodiment of the computer and its input/output device according to the present invention.
本実施例はディジタルデータのグループ数が入力口t!
a5の入力点数以下の場合に適用可能な構成であシ、第
2図に於る入力回路5−2を省略することができる。即
ち、グループセレクタ130所定の(グループ(図では
1番目のグループ)のディジタルデータ入力点にデータ
グループ状態変化検出回路15の出力信号14を入力し
、CPU1は出力回路12を介してその所定のグループ
(図では1番目のグループ)を選択するグループセレク
ト信号を出力し、ディジタルデータは所定のグループを
除いた他のグループC図では2〜24番のグループ)の
データ入力点にディジタルゲータグループ1o−2〜1
0−24として入力して時期させる。従って時期状態に
於てデータグループ状態変化検出回路15の出力信号1
4はグループセレクタ13を介して計算機40に伝送さ
れ、状態変化検出回路6によりデータの変化を検知し、
割込み発生回路7を介して0PU1に割込み信号を送出
することかできる。0FU1は割込み信号を検知すると
入力回路5に読込指令を出して変化情報14を読込み、
ディジタルデータの変化の発生したデータグループを検
知し、以後、前述と同様にして順次そのデータグループ
のグループセレクト信号を出してディジタルデータを読
込むことができる。In this embodiment, the number of groups of digital data is t!
This configuration is applicable when the number of input points is equal to or less than a5, and the input circuit 5-2 in FIG. 2 can be omitted. That is, the output signal 14 of the data group state change detection circuit 15 is input to the digital data input point of a predetermined group (the first group in the figure) of the group selector 130, and the CPU 1 inputs the output signal 14 of the data group state change detection circuit 15 to the digital data input point of a predetermined group (the first group in the figure), and the CPU 1 inputs the output signal 14 of the data group state change detection circuit 15 to the digital data input point of a predetermined group (the first group in the figure). (Group 1 in the figure) is output, and the digital data is output to the data input point of other groups C excluding the predetermined group (Groups 2 to 24 in the figure). 2-1
Enter it as 0-24 to set the time. Therefore, in the timing state, the output signal 1 of the data group state change detection circuit 15
4 is transmitted to the computer 40 via the group selector 13, and a change in data is detected by the state change detection circuit 6.
An interrupt signal can be sent to 0PU1 via the interrupt generation circuit 7. When 0FU1 detects an interrupt signal, it issues a read command to input circuit 5 to read change information 14,
It is possible to detect a data group in which a change in digital data has occurred, and thereafter sequentially issue a group select signal for that data group in the same manner as described above to read digital data.
本実施例は入力回路5の入力点数を24点として説明し
たがこの数に制限はなく何点でも実施することができる
。Although this embodiment has been described assuming that the number of input points of the input circuit 5 is 24, there is no limit to this number and any number of input points can be implemented.
本実施例によればデータグルーフ状態鋏化検出回路15
の出力信号を伝送するケーブルが不要となり、システム
の構成が一段と容易に実現可能となる。According to this embodiment, the data group state scissors detection circuit 15
This eliminates the need for cables for transmitting the output signals, making system configuration even easier.
本発明の計算機及びその入出力装置によれば、多数のデ
ィジタルデータを入力する場合でも計算機と入出力装置
間を結合するケーブルの芯腺数が少なくて済むのでシス
テムの構成が容易となシ、耐ノイズ性を強化して信頼性
を向上させると共にf−夕読込に対する計算機の負荷を
低減させることができる。また、従来の様に多数の入力
回路を必要としないので消費電力が低減でき、計算機側
ノンステム構成の標準化(モジュール化、ユニット化)
、小形化が容易とな9低価格化による経済性の向上、保
守、点検がし易いことによる保守性の向上等の効果を得
ることができる。According to the computer and its input/output device of the present invention, even when inputting a large amount of digital data, the number of cores of the cable connecting the computer and the input/output device can be reduced, so the system configuration is easy. It is possible to strengthen noise resistance, improve reliability, and reduce the load on the computer for f-night reading. In addition, power consumption can be reduced because a large number of input circuits are not required as in the past, and non-stem configurations on the computer side can be standardized (modularization, unitization).
It is possible to obtain effects such as improved economic efficiency due to ease of miniaturization and lower price, and improved maintainability due to ease of maintenance and inspection.
第1図は従来の計算機とその入出力装置のブロック構成
図、第2図は本発明の計算(7!とその入出力装置の一
実施例を示すブロック構成図、第3図は本発明の詳細な
説明するだめの70−チマート、第4図は本発明による
他の実施例の計n機とその入出力装置のブロック構成図
である。
1・・・OPU 2・・・几AM 3・・・ROM4−
1.・、DIモジュール 5 、5− i・・入力回路
6.6−i・・・状態変化検出回路
7.7−7・・・割込み発生回路 8−i 山コネクタ
9−i・・伝送ケーブル
1O−1・・ディジタルデータグループ12・・出力回
路13・・・データグループセレクタ15・・・データ
グループ状5輻変・叱恢出回1@20.40・・計算機
3(1,50・・・入出力装置。
21・・・パスライン及び制御ライン
(7317)代理人弁理士 則 近 、葦 治 (vl
か1名)第1図
第2図
第3図
第4図
、5′OFIG. 1 is a block diagram of a conventional computer and its input/output device, FIG. 2 is a block diagram of an embodiment of the present invention's calculation (7!) and its input/output device, and FIG. 3 is a block diagram of the present invention's calculation (7!) and its input/output device. 4 is a block diagram of a total of n units and their input/output devices according to another embodiment of the present invention. 1... OPU 2... 几AM 3.・・ROM4−
1.・, DI module 5, 5-i... Input circuit 6.6-i... Status change detection circuit 7.7-7... Interrupt generation circuit 8-i Mountain connector 9-i... Transmission cable 1O- 1...Digital data group 12...Output circuit 13...Data group selector 15...Data group type 5 change/repair circulation 1@20.40...Computer 3 (1, 50...Input Output device. 21...Pass line and control line (7317) Representative patent attorney Chika Nori, Osamu Ashi (vl
or 1 person) Figure 1 Figure 2 Figure 3 Figure 4, 5'O
Claims (2)
その入出力装置に於て、前記多数のディジタルデータを
複数のデータグループに分割して入カシクループセレク
ト信号によシ任意のデータグループを選択して第1のデ
ィジタルデータとして出カスるデータグループセレクタ
と、前記複数のデータグループを入力して前記多数のデ
ィジタルデータの変化をデータグループ毎に検知して第
2のディジタルデータとして出力する第1の状態変化検
出回路を前記入出力装置に設け、前記第1のディジタル
データを入力とし中央演算装置(以下CPUと記す)の
指令によシその入力データをパスラインに出力する第1
の入力回路と、前記第2のディジタルデータを入力とし
CPUの指令にょシその入力データをパスラインに出力
する第2の入力回路と、前記第2のディジタルデータを
入力としその入力データの変化を検知する第2の状態変
化検出回路と、この第2の状態変化検出回路の検出信号
によ、QOPUに割込み信号を送出する割込み発生回路
と、CPUからの指令によシ前記データグループセレク
タに前記グループセレクト信号を送出する出力回路を前
記計算・1幾に設けたことを特徴とする計算機及びその
入出力装置。(1) In a computer that inputs a large amount of digital data and its input/output device, the large amount of digital data is divided into a plurality of data groups, and an arbitrary data group is selected by an input loop select signal. a data group selector that outputs as first digital data; and a first state that inputs the plurality of data groups, detects changes in the plurality of digital data for each data group, and outputs the detected data as second digital data. A change detection circuit is provided in the input/output device, and a first circuit receives the first digital data as input and outputs the input data to a pass line according to a command from a central processing unit (hereinafter referred to as CPU).
a second input circuit that receives the second digital data as an input and outputs the input data to the pass line according to a CPU command; a second state change detection circuit that detects the change; an interrupt generation circuit that sends an interrupt signal to the QOPU based on the detection signal of the second state change detection circuit; A computer and its input/output device, characterized in that an output circuit for sending out a group select signal is provided in the calculation section 1.
その入出力装置に於て、前記多数のディジタルデータを
複数のデータグループに分割して入力しグループセレク
ト信号にょシ任意のデータグループを選択して第1のデ
ィジクルデータとして出力するデータグループセレクタ
と、前記複数のデータクループを入力して前記多数のデ
ィジタルデータの変化をデータグループ句に検知して第
2のディジタルデータとして出力する第1の状態変化検
出回路を前記入出力装置1て設け、前記第2のディジタ
ルデータを前記データグループセレクタの所定のデータ
グループ入力点に入力し、前記第1のディジタルデータ
を入力とし中央演算装置(以下OPUと記す)の指令に
よシその入力データをパスラインに出力する入力回路と
、前記第1のディジタルデータを入力としその入力デー
タの変化を検知する第2の状態変化検出回路と、この第
2の状態変化検出回路の検出信号によシCPUに割込み
信号を送出する割込み発生回路と、CPUからの指令に
より前記データグループセレクタに前記グループセレク
ト信号を送出する出力回路を前記計算機に設けたことを
4?徴とする計算機及びその入出力装置。(2) In the S machine that inputs a large amount of digital data and its input/output device, the large amount of digital data is divided into a plurality of data groups and inputted, and a group select signal is used to select an arbitrary data group. a data group selector that inputs the plurality of data groups, detects changes in the plurality of digital data into a data group phrase, and outputs the detected data as second digital data; A state change detection circuit is provided in the input/output device 1, the second digital data is input to a predetermined data group input point of the data group selector, and the first digital data is input to the central processing unit (hereinafter referred to as OPU). an input circuit that outputs the input data to the pass line in response to a command from the controller; a second state change detection circuit that receives the first digital data as input and detects a change in the input data; The computer is provided with an interrupt generation circuit that sends an interrupt signal to the CPU in response to a detection signal of a state change detection circuit, and an output circuit that sends the group select signal to the data group selector in response to a command from the CPU. 4? computer and its input/output device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10770283A JPS60552A (en) | 1983-06-17 | 1983-06-17 | Computer and its input-output device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10770283A JPS60552A (en) | 1983-06-17 | 1983-06-17 | Computer and its input-output device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60552A true JPS60552A (en) | 1985-01-05 |
| JPH0148595B2 JPH0148595B2 (en) | 1989-10-19 |
Family
ID=14465778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10770283A Granted JPS60552A (en) | 1983-06-17 | 1983-06-17 | Computer and its input-output device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60552A (en) |
-
1983
- 1983-06-17 JP JP10770283A patent/JPS60552A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0148595B2 (en) | 1989-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4858101A (en) | Programmable controller with parallel processors | |
| EP0319185B1 (en) | Method and apparatus for checking a state machine | |
| US4539682A (en) | Method and apparatus for signaling on-line failure detection | |
| CN108319549B (en) | Test system and test method | |
| CN110875867B (en) | Bus access arbitration device and method | |
| JPS60552A (en) | Computer and its input-output device | |
| US4584677A (en) | Loop back control system in loop data transmission system | |
| CN120743839B (en) | Audio integrated signal processing system based on VPX architecture | |
| JPS6112580B2 (en) | ||
| JPS61150005A (en) | Loader device | |
| JPH08298533A (en) | Alarm collector | |
| JP2002202809A (en) | Plant simulation apparatus and recording medium recording control program for controlling operation thereof | |
| CN115766415A (en) | Intelligent network card VR state monitoring device, method, terminal and storage medium | |
| JP2854873B2 (en) | Backup method of online dual processing system | |
| JPH0658395B2 (en) | Analog LSI tester | |
| CN120560221A (en) | A redundancy calibration diagnosis method, device, equipment and storage medium | |
| JPH089328B2 (en) | Field equipment input / output device of electronic interlocking device | |
| JP2751941B2 (en) | Information processing device | |
| JP2508752B2 (en) | Failure notification method | |
| CN120631680A (en) | Component scanning method, BMC and related equipment | |
| JPS62136195A (en) | Signal converter | |
| JPS62187951A (en) | Abnormality detector for serial transfer system | |
| JPH0836554A (en) | Multiprocessor system | |
| JPS60124749A (en) | Computer automatic reset device | |
| JPS62219031A (en) | Interruption control system |