JPH0148595B2 - - Google Patents

Info

Publication number
JPH0148595B2
JPH0148595B2 JP10770283A JP10770283A JPH0148595B2 JP H0148595 B2 JPH0148595 B2 JP H0148595B2 JP 10770283 A JP10770283 A JP 10770283A JP 10770283 A JP10770283 A JP 10770283A JP H0148595 B2 JPH0148595 B2 JP H0148595B2
Authority
JP
Japan
Prior art keywords
data
input
digital data
group
computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP10770283A
Other languages
Japanese (ja)
Other versions
JPS60552A (en
Inventor
Noriaki Mabuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP10770283A priority Critical patent/JPS60552A/en
Publication of JPS60552A publication Critical patent/JPS60552A/en
Publication of JPH0148595B2 publication Critical patent/JPH0148595B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4004Coupling between buses
    • G06F13/4022Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は計算機及びその入出力装置に係り、特
に多数のデイジタルデータをグループ単位に分割
して入力する様に構成した計算機及びその入出力
装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a computer and its input/output device, and particularly relates to a computer configured to input a large amount of digital data divided into groups and its input/output device. .

〔発明の技術的背景とその問題点〕[Technical background of the invention and its problems]

一般に多数の入力点を有する計算機システムに
おいて、個々の入力点を常時取り込み、監視する
ことは、システムの構成が複雑となるとともに、
計算機の負荷が膨大なものとなり実用的でない。
Generally, in a computer system that has a large number of input points, constantly capturing and monitoring each input point complicates the system configuration and causes problems.
The load on the computer becomes enormous, making it impractical.

そこで、従来は第1図に示す様に、計算機20
に複数の入力点を有するデイジタル入力回路(以
下DIモジユールと記す)4−1〜4−nを設け、
この入力点数(図では24点)を1グループとして
nグループに分割し、デイジタルデータを入力す
る方法が用いられている。即ち、入出力装置30
から計算機20へ入力されるデイジタルデータは
DIモジユール4−1〜4−nの入力点数毎のデ
イジタルデータグループ10−1〜10−nに分
割して伝送ケーブル9−1〜9−n、コネクタ8
−1〜8−nを介してそれぞれ入力される。
Therefore, conventionally, as shown in Fig. 1, a computer 20
A digital input circuit (hereinafter referred to as DI module) 4-1 to 4-n having a plurality of input points is provided in
A method is used in which this number of input points (24 points in the figure) is taken as one group, divided into n groups, and digital data is input. That is, the input/output device 30
The digital data input to the computer 20 from
Divided into digital data groups 10-1 to 10-n for each input point of DI modules 4-1 to 4-n, and connected to transmission cables 9-1 to 9-n and connector 8.
-1 to 8-n, respectively.

DIモジユール4−1〜4−nはそれぞれCPU
1からの読込指令によりデイジタルグループ10
−1〜10−nをバスライン21に出力する入力
回路5−1〜5−n、デイジタルデータグループ
10−1〜10−nのデータの変化を検知する状
態変化検出回路6−1〜6−n、状態変化検出回
路6−1〜6−nの出力信号により、CPU1に
割込信号を送出する割込み発生回路7−1〜7−
nで構成され、任意のデイジタルデータグループ
10−iのデータに変化が発生すると状態変化検
出回路6−iによりその変化を検知し割込み発光
回路7−iを介してCPU1に割込み信号を送出
する。CPU1はこの割込み信号により対応した
入力回路5−iに読込信号を送出し、デイジタル
データグループ10−iのデータをバスライン2
1に出力させて最新データとしてCPU1へ取込
みRAM2へ格納して種々の加工処理を行つてい
る。
DI modules 4-1 to 4-n each have a CPU
Digital group 10 is read by reading command from 1.
Input circuits 5-1 to 5-n output signals -1 to 10-n to the bus line 21, and state change detection circuits 6-1 to 6-n detect changes in data of digital data groups 10-1 to 10-n. n, interrupt generation circuits 7-1 to 7- that send interrupt signals to the CPU 1 based on the output signals of the state change detection circuits 6-1 to 6-n;
When a change occurs in the data of any digital data group 10-i, the state change detection circuit 6-i detects the change and sends an interrupt signal to the CPU 1 via the interrupt light emitting circuit 7-i. In response to this interrupt signal, the CPU 1 sends a read signal to the corresponding input circuit 5-i, and transfers the data of the digital data group 10-i to the bus line 2.
1, the latest data is taken into the CPU 1, stored in the RAM 2, and various processing operations are performed.

しかし、最近のプロセス制御用計算機はその処
理能力が大きくデイジタルデータの入力点数は増
大する一方であり、上記、従来の構成では膨大な
デイジタルデータの入力点数に対してそれぞれ
DIモジユールを設けなければならず、計算機の
構成が複雑となり、装置が大形化し、高価格とな
りまた、ノイズ等が浸入し易く信頼性が低下する
と言う問題点がある。
However, recent process control computers have large processing capabilities and the number of input points for digital data is increasing, and the conventional configuration described above has a large number of input points for digital data.
Since a DI module must be provided, the computer configuration becomes complicated, the device becomes larger and more expensive, and there are problems in that noise etc. easily enter, reducing reliability.

〔発明の目的〕[Purpose of the invention]

本発明は上述問題点に鑑みてなされたもので、
多数のデイジタルデータを複数のデータグループ
に分割して時分割して入力する様に構成し、計算
機と入出力装置間のケーブル芯線数を低減し、計
算機の耐ノイズ性を強化して信頼性を向上させ、
入力回路の標準化、小形化を計り、保守性の向上
した計算機及びその入出力装置を提供するのが目
的である。
The present invention has been made in view of the above-mentioned problems.
A large amount of digital data is divided into multiple data groups and configured to be input in a time-sharing manner, reducing the number of cable cores between the computer and input/output devices, strengthening the computer's noise resistance, and improving reliability. improve,
The purpose is to standardize and downsize input circuits and provide a computer and its input/output device with improved maintainability.

〔発明の概要〕[Summary of the invention]

本発明は上記目的を実現するために多数のデイ
ジタルデータを入力する計算機及びその入出力装
置に於て、前記多数のデイジタルデータを複数の
データグループに分割して入力しグループセレク
ト信号により任意のデータグループを選択して第
1のデイジタルデータとして出力するデータグル
ープセレクタと、前記複数のデータグループを入
力して前記多数のデイジタルデータの変化をデー
タグループ毎に検知して第2のデイジタルデータ
として出力する第1の状態変化検出回路を前記入
出力装置に設け、前記第1のデイジタルデータを
入力とし中央演算装置(以下CPUと記す)の指
令によりその入力データをバスラインに出力する
第1の入力回路と、前記第2のデイジタルデータ
を入力としその入力データの変化を検知する第2
の状態変化検出回路と、この第2の状態変化検出
回路の検出信号によりCPUに割込み信号を送出
する割込み発生回路と、CPUからの指令により
前記データグループセレクタに前記グループセレ
クト信号を送出する出力回路を前記計算機に設け
計算機と入出力装置間のケーブル芯線数を低減
し、耐ノイズ性を強化して信頼性を向上させ、標
準化、小形化を計り保守性の向上した計算機及び
その入出力装置である。
In order to achieve the above object, the present invention provides a computer that inputs a large amount of digital data and an input/output device thereof, in which the large amount of digital data is divided into a plurality of data groups and inputted, and arbitrary data can be input by a group select signal. a data group selector that selects a group and outputs it as first digital data; and a data group selector that inputs the plurality of data groups, detects changes in the plurality of digital data for each data group, and outputs it as second digital data. A first state change detection circuit is provided in the input/output device, and a first input circuit receives the first digital data as input and outputs the input data to the bus line according to a command from a central processing unit (hereinafter referred to as CPU). and a second device that receives the second digital data and detects changes in the input data.
a state change detection circuit; an interrupt generation circuit that sends an interrupt signal to the CPU based on the detection signal of the second state change detection circuit; and an output circuit that sends the group select signal to the data group selector in response to a command from the CPU. is installed in the computer to reduce the number of cable core wires between the computer and the input/output device, strengthen noise resistance, improve reliability, and improve maintainability by standardizing and downsizing the computer and its input/output device. be.

〔発明の実施例〕[Embodiments of the invention]

本発明による計算機及びその入出力装置を第2
図に示す一実施例を用いて説明する。
The computer and its input/output device according to the present invention can be used as a second computer.
This will be explained using an example shown in the figure.

第2図に於て、計算機40は、中央演算装置
(CPU)1、プログラムを記憶するROM3、プ
ログラム実行のために必要なデータエリアを確保
するRAM2、CPU1からの読込指令によりデイ
ジタルデータをバスライン21に出力する入力回
路5−1、CPU1からの選択指令によりデータ
グループを選択するグループセレクト信号を出力
する出力回路12、CPU1からの読込指令によ
りグループデータをバスライン21に出力する入
力回路5−2、グループデータの変化を検知する
状態変化検出回路6、この状態変化検出回路6の
信号によりCPU1に割込み信号を送出する割込
み発生回路7を備えて構成する。
In FIG. 2, a computer 40 includes a central processing unit (CPU) 1, a ROM 3 that stores programs, a RAM 2 that secures a data area necessary for program execution, and a bus line that stores digital data in response to a read command from the CPU 1. 21, an output circuit 12 that outputs a group select signal that selects a data group according to a selection command from the CPU 1, and an input circuit 5- that outputs group data to the bus line 21 according to a read command from the CPU 1. 2. A state change detection circuit 6 that detects a change in group data, and an interrupt generation circuit 7 that sends an interrupt signal to the CPU 1 based on a signal from the state change detection circuit 6.

また、入出力装置50は、1グループの最大入
力点数が入力回路5−1で定められたデイジタル
データグループ10−1〜10−nが入力されグ
ループセレクト信号により所定のデイジタルデー
タグループ10−iを選択して出力するデータグ
ループセレクタ13、デイジタルデータグループ
10−1〜10−n毎にデータの変化を検知して
出力するデータグループ状態変化検出回路15を
備えて構成する。
Further, the input/output device 50 receives digital data groups 10-1 to 10-n whose maximum number of input points per group is determined by the input circuit 5-1, and selects a predetermined digital data group 10-i by a group select signal. It is configured to include a data group selector 13 that selects and outputs data, and a data group state change detection circuit 15 that detects and outputs changes in data for each digital data group 10-1 to 10-n.

上記の様に構成した本発明による計算機及びそ
の入出力装置の動作を以下に説明する。
The operation of the computer and its input/output device according to the present invention configured as described above will be explained below.

入出力装置50から計算機40に入力する多数
のデイジタルデータは1グループの最大入力点数
を入力回路5−1の入力点数としたデイジタルデ
ータグループ10−1〜10−nに分割してデー
タグループセレクタ13とデータグループ状態変
化検出回路15に入力される。
A large amount of digital data inputted from the input/output device 50 to the computer 40 is divided into digital data groups 10-1 to 10-n with the maximum number of input points of one group being the number of input points of the input circuit 5-1, and the data group selector 13 divides the data into digital data groups 10-1 to 10-n. is input to the data group state change detection circuit 15.

今、任意のデイジタルデータグループ10−i
のデータのみに変化が発生したと仮定すると、デ
ータグループ状態変化検出回路15はその変化を
検知してデータグループ10−iに変化が発生し
た情報14を伝送ケーブル9−3、コネクタ8−
3を介して計算機40に送出する。計算機40は
この変化情報14を入力回路5−2と状態変化検
出回路6に入力し、状態変化検出回路6は割込み
発生回路7を介してCPU1に割込み信号を送出
する。CPU1はこの割込み信号により入力回路
5−2へ読込指令を出し変化情報14をバスライ
ン21へ出力させて読込む。その後、出力回路1
2、コネクタ8−2、伝送ケーブル9−2を介し
てグループセレクト信号を入出力装置50へ送出
し、データグループセレクタ13に入力して変化
の発生したデイジタルデータグループ10−iの
データを選択して出力させる。このデイジタルデ
ータグループ10−iは伝送ケーブル9−1、コ
ネクタ8−1を介して計算機40に伝送され入力
回路5−1に入力されCPU1からの読込指令に
よりバスライン21を介してCPU1に読込み
RAM2へ取込まれる。かくして変化のあつたデ
イジタルデータグループ10−iのデータは計算
機40に読込まれる。
Now, any digital data group 10-i
Assuming that a change has occurred only in the data, the data group state change detection circuit 15 detects the change and transmits the information 14 that a change has occurred in the data group 10-i to the transmission cable 9-3 and the connector 8-.
3 to the computer 40. The computer 40 inputs this change information 14 to the input circuit 5-2 and the state change detection circuit 6, and the state change detection circuit 6 sends an interrupt signal to the CPU 1 via the interrupt generation circuit 7. In response to this interrupt signal, the CPU 1 issues a read command to the input circuit 5-2 to output the change information 14 to the bus line 21 and read it. After that, output circuit 1
2. Send a group select signal to the input/output device 50 via the connector 8-2 and transmission cable 9-2, input it to the data group selector 13, and select the data of the digital data group 10-i where a change has occurred. and output it. This digital data group 10-i is transmitted to the computer 40 via the transmission cable 9-1 and connector 8-1, inputted to the input circuit 5-1, and read into the CPU 1 via the bus line 21 in response to a read command from the CPU 1.
Loaded into RAM2. The data of the digital data group 10-i that has changed in this way is read into the computer 40.

また、デイジタルデータグループ10−1〜1
0−nの複数のデータグループに変化が生じたと
き、CPU1は入力回路5−2から読込んだ変化
情報14からその内容を検知して変化の生じたす
べてのデータグループに対し定められた順序でグ
ループセレクト信号を出力してデータグループの
デイジタルデータを読込み、一連の読込動作を完
了する。
In addition, digital data groups 10-1 to 1
When a change occurs in multiple data groups 0-n, the CPU 1 detects the contents from the change information 14 read from the input circuit 5-2 and determines the determined order for all the data groups in which the change has occurred. A group select signal is output at , the digital data of the data group is read, and a series of read operations is completed.

第3図は割込み信号によりスタートする上記、
一連の読込動作を示したフローチヤートである。
尚、同図に於て「前回のデータと比較する」のブ
ロツクはCPU1に読込んだデイジタルデータの
どのビツトに変化が生じたのかを検知するために
RAM2にストアされている前回のデイジタルデ
ータと比較する動作を示したもので本発明とは直
接には関係しない。
Figure 3 shows the above process started by an interrupt signal.
This is a flowchart showing a series of reading operations.
In the same figure, the block "Compare with previous data" is used to detect which bits of the digital data read into CPU1 have changed.
This shows the operation of comparing with the previous digital data stored in RAM2, and is not directly related to the present invention.

〔発明の他の実施例〕[Other embodiments of the invention]

第4図は本発明による計算機及びその入出力装
置の他の実施例を示したブロツク図である。
FIG. 4 is a block diagram showing another embodiment of the computer and its input/output device according to the present invention.

本実施例はデイジタルデータのグループ数が入
力回路5の入力点数以下の場合に適用可能な構成
であり、第2図に於る入力回路5−2を省略する
ことができる。即ち、グループセレクタ13の所
定のグループ(図では1番目のグループ)のデイ
ジタルデータ入力点にデータグループ状態変化検
出回路15の出力信号14を入力し、CPU1は
出力回路12を介してその所定のグループ(図で
は1番目のグループ)を選択するグループセレク
ト信号を出力し、デイジタルデータは所定のグル
ープを除いた他のグループ(図では2〜24番目の
グループ)のデータ入力点にデイジタルデータグ
ループ10−2〜10〜24として入力して待期
させる。従つて待期状態に於てデータグループ状
態変化検出回路15の出力信号14はグループセ
レクタ13を介して計算機40に伝送され、状態
変化検出回路6によりデータの変化を検知し、割
込み発生回路7を介してCPU1に割込み信号を
送出することができる。CPU1は割込み信号を
検知すると入力回路5に読込指令を出して変化情
報14を読込み、デイジタルデータの変化の発生
したデータグループを検知し、以後、前述と同様
にして順次そのデータグループのグループセレク
ト信号を出してデイジタルデータを読込むことが
できる。
This embodiment has a configuration that can be applied when the number of groups of digital data is less than the number of input points of the input circuit 5, and the input circuit 5-2 in FIG. 2 can be omitted. That is, the output signal 14 of the data group state change detection circuit 15 is input to the digital data input point of a predetermined group (the first group in the figure) of the group selector 13, and the CPU 1 inputs the output signal 14 of the data group state change detection circuit 15 to the digital data input point of a predetermined group (the first group in the figure). (the first group in the figure) is output, and the digital data is sent to the data input points of the other groups (groups 2 to 24 in the figure) except for the predetermined group. Enter numbers 2-10-24 and wait. Therefore, in the standby state, the output signal 14 of the data group state change detection circuit 15 is transmitted to the computer 40 via the group selector 13, the state change detection circuit 6 detects a change in data, and the interrupt generation circuit 7 is activated. An interrupt signal can be sent to the CPU 1 via the CPU 1. When the CPU 1 detects an interrupt signal, it issues a read command to the input circuit 5 to read the change information 14, detects a data group in which a change in digital data has occurred, and thereafter sequentially sends the group select signal for that data group in the same manner as described above. It is possible to output digital data.

本実施例は入力回路5の入力点数を24点として
説明したがこの数に制限はなく何点でも実施する
ことができる。
Although this embodiment has been described assuming that the number of input points of the input circuit 5 is 24, there is no limit to this number and any number of input points can be implemented.

本実施例によればデータグループ状態変化検出
回路15の出力信号を伝送するケーブルが不要と
なり、システムの構成が一段と容易に実現可能と
なる。
According to this embodiment, a cable for transmitting the output signal of the data group state change detection circuit 15 is not required, and the system configuration can be realized more easily.

〔発明の効果〕〔Effect of the invention〕

本発明の計算機及びその入出力装置によれば、
多数のデイジタルデータを入力する場合でも計算
機と入出力装置間を結合するケーブルの芯線数が
少なくて済むのでシステムの構成が容易となり、
耐ノイズ性を強化して信頼性を向上させると共に
データ読込に対する計算機の負荷を低減させるこ
とができる。また、従来の様に多数の入力回路を
必要としないので消費電力が低減でき、計算機側
のシステム構成の標準化(モジユール化、ユニツ
ト化)、小形化が容易となり低価格化による経済
性の向上、保守、点検がし易いことによる保守性
の向上等の効果を得ることができる。
According to the computer and its input/output device of the present invention,
Even when inputting a large amount of digital data, the number of core wires in the cable connecting the computer and the input/output device is reduced, making system configuration easier.
It is possible to strengthen noise resistance, improve reliability, and reduce the load on the computer for data reading. In addition, power consumption can be reduced because a large number of input circuits are not required as in the past, and the system configuration on the computer side can be standardized (modularized, unitized) and miniaturized, resulting in improved economic efficiency due to lower prices. It is possible to obtain effects such as improved maintainability due to ease of maintenance and inspection.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は従来の計算機とその入出力装置のブロ
ツク構成図、第2図は本発明の計算機とその入出
力装置の一実施例を示すブロツク構成図、第3図
は本発明の動作を説明するためのフローチヤー
ト、第4図は本発明による他の実施例の計算機と
その入出力装置のブロツク構成図である。 1……CPU、2……RAM、3……ROM、4
−i……DIモジユール、5,5−i……入力回
路、6,6−i……状態変化検出回路、7,7−
i……割込み発生回路、8−i……コネクタ、9
−i……伝送ケーブル、10−i……デイジタル
データグループ、12……出力回路、13……デ
ータグループセレクタ、15……データグループ
状態変化検出回路、20,40……計算機、3
0,50……入出力装置、21……バスライン及
び制御ライン。
FIG. 1 is a block diagram of a conventional computer and its input/output device, FIG. 2 is a block diagram of an embodiment of the computer of the present invention and its input/output device, and FIG. 3 explains the operation of the present invention. FIG. 4 is a block diagram of a computer and its input/output device according to another embodiment of the present invention. 1...CPU, 2...RAM, 3...ROM, 4
-i...DI module, 5,5-i...input circuit, 6,6-i...state change detection circuit, 7,7-
i...Interrupt generation circuit, 8-i...Connector, 9
-i...Transmission cable, 10-i...Digital data group, 12...Output circuit, 13...Data group selector, 15...Data group state change detection circuit, 20, 40...Computer, 3
0, 50... Input/output device, 21... Bus line and control line.

Claims (1)

【特許請求の範囲】 1 多数のデイジタルデータを入力する計算機及
びその入出力装置を備える計算機における入出力
システムに於て、前記多数のデイジタルデータを
複数のデータグループに分割して入力しグループ
セレクト信号により任意のデータグループを選択
して第1のデイジタルデータとして出力するデー
タグループセレクタと、前記複数のデータグルー
プを入力して前記多数のデイジタルデータの変化
をデータグループ毎に検知して第2のデイジタル
データとして出力する第1の状態変化検出回路を
前記入出力装置に設け、前記第1のデイジタルデ
ータを入力とし中央演算装置(以下CPUと記す)
の指令によりその入力データをバスラインに出力
する第1の入力回路と、前記第2のデイジタルデ
ータを入力としCPUの指令によりその入力デー
タをバスラインに出力する第2の入力回路と、前
記第2のデイジタルデータを入力としその入力デ
ータの変化を検知する第2の状態変化検出回路
と、この第2の状態変化検出回路の検出信号によ
りCPUに割込み信号を送出する割込発生回路と、
CPUからの指令により前記データグループセレ
クタに前記グループセレクト信号を送出する出力
回路を前記計算機に設けたことを特徴とする計算
機における入出力システム。 2 多数のデイジタルデータを入力する計算機及
びその入出力装置を備える計算機における入出力
システムに於て、前記多数のデイジタルデータを
複数のデータグループに分割して入力しグループ
セレクト信号により任意のデータグループを選択
して第1のデイジタルデータとして出力するデー
タグループセレクタと、前記複数のデータグルー
プを入力して前記多数のデイジタルデータの変化
をデータグループ毎に検知して第2のデイジタル
データとして出力する第1の状態変化検出回路を
前記入出力装置に設け、前記第2のデイジタルデ
ータを前記データグループセレクタの所定のデー
タグループ入力点に入力し、前記第1のデイジタ
ルデータを入力とし中央演算装置(以下CPUと
記す)の指令によりその入力データをバスライン
に出力する入力回路と、前記第1のデイジタルデ
ータを入力としその入力データの変化を検知する
第2の状態変化検出回路と、この第2の状態変化
検出回路の検出信号によりCPUに割込み信号を
送出する割込発生回路と、CPUからの指令によ
り前記データグループセレクタに前記グループセ
レクト信号を送出する出力回路を前記計算機に設
けたことを特徴とする計算機における入出力シス
テム。
[Scope of Claims] 1. In an input/output system in a computer that inputs a large amount of digital data and that includes an input/output device, the large amount of digital data is divided into a plurality of data groups and inputted, and a group select signal is generated. a data group selector that selects an arbitrary data group and outputs it as first digital data; and a data group selector that inputs the plurality of data groups and detects changes in the plurality of digital data for each data group and outputs the second digital data. A first state change detection circuit that outputs data is provided in the input/output device, and the first digital data is input to a central processing unit (hereinafter referred to as CPU).
a first input circuit that receives the second digital data and outputs the input data to the bus line according to a command from the CPU; a second state change detection circuit that receives the second digital data and detects a change in the input data; and an interrupt generation circuit that sends an interrupt signal to the CPU based on the detection signal of the second state change detection circuit.
An input/output system for a computer, characterized in that the computer is provided with an output circuit that sends the group select signal to the data group selector according to a command from a CPU. 2. In a computer that inputs a large amount of digital data and an input/output system in a computer equipped with an input/output device thereof, the large amount of digital data is divided into a plurality of data groups, inputted, and an arbitrary data group is selected by a group select signal. a data group selector that selects and outputs the data as first digital data; and a first data group selector that inputs the plurality of data groups, detects changes in the plurality of digital data for each data group, and outputs the detected data as second digital data. A state change detection circuit is provided in the input/output device, the second digital data is input to a predetermined data group input point of the data group selector, and the first digital data is input to the central processing unit (CPU). an input circuit that outputs the input data to the bus line in response to a command from the controller; a second state change detection circuit that receives the first digital data and detects a change in the input data; The computer is characterized in that the computer is provided with an interrupt generation circuit that sends an interrupt signal to the CPU in response to a detection signal from the change detection circuit, and an output circuit that sends the group select signal to the data group selector in response to a command from the CPU. Input/output system in computers.
JP10770283A 1983-06-17 1983-06-17 Computer and its input-output device Granted JPS60552A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10770283A JPS60552A (en) 1983-06-17 1983-06-17 Computer and its input-output device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10770283A JPS60552A (en) 1983-06-17 1983-06-17 Computer and its input-output device

Publications (2)

Publication Number Publication Date
JPS60552A JPS60552A (en) 1985-01-05
JPH0148595B2 true JPH0148595B2 (en) 1989-10-19

Family

ID=14465778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10770283A Granted JPS60552A (en) 1983-06-17 1983-06-17 Computer and its input-output device

Country Status (1)

Country Link
JP (1) JPS60552A (en)

Also Published As

Publication number Publication date
JPS60552A (en) 1985-01-05

Similar Documents

Publication Publication Date Title
US4517637A (en) Distributed measurement and control system for industrial processes
US4296464A (en) Process control system with local microprocessor control means
US5228127A (en) Clustered multiprocessor system with global controller connected to each cluster memory control unit for directing order from processor to different cluster processors
CN110875867B (en) Bus access arbitration device and method
JPS6346455B2 (en)
JPH06112948A (en) Information transmission method and device
JPS6130307B2 (en)
JPH0148595B2 (en)
JPH07162345A (en) Multi-point input 2-wire transmitter
US5930737A (en) Measurement system using double CPU modules for human machine interface control and measurement module control
US5793949A (en) Information processing unit, device and method
JP2905075B2 (en) Programmable controller and its exclusive control communication method
JP2000010671A (en) Power supplying device using peripheral equipment connector
EP0318270B1 (en) A multiprocessor system and corresponding method
JP2619506B2 (en) Elevator signal transmission equipment
JPS6112580B2 (en)
JPH076286A (en) Telemeter / telecontrol device
JP3345046B2 (en) Computer system with independent operation guarantee function
JPS63310031A (en) Error detection system
JP4378799B2 (en) Digital data input / output device
JPH0795734B2 (en) Circuit for polling communication
JPH05225114A (en) Io controller
JPH0728392A (en) Programmable controller
JPS58155496A (en) System monitor panel display
JPS60167547A (en) Signal transmitter