JPS6055464A - 冗長度管理方法及び多重系計算機システム - Google Patents
冗長度管理方法及び多重系計算機システムInfo
- Publication number
- JPS6055464A JPS6055464A JP58163136A JP16313683A JPS6055464A JP S6055464 A JPS6055464 A JP S6055464A JP 58163136 A JP58163136 A JP 58163136A JP 16313683 A JP16313683 A JP 16313683A JP S6055464 A JPS6055464 A JP S6055464A
- Authority
- JP
- Japan
- Prior art keywords
- data
- output data
- cpus
- cpu
- menu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明社、多重系計算機７ステムの冗長化出方方式に関
する。
する。
多重系計算機システムにおける出力データの選別方法は
、従来、システムの構成方法に大きく依存して決ってし
まい機能の拡大や増設は事実上、不可能であった。第１
図に従来技術として、２重系システムの制御データ選別
出方方式を示す。
、従来、システムの構成方法に大きく依存して決ってし
まい機能の拡大や増設は事実上、不可能であった。第１
図に従来技術として、２重系システムの制御データ選別
出方方式を示す。
第１図において、１，２は中央処理装置ＩＬ（以下、Ｃ
ＰＵと云う。）、３は２重系制御装ｒＩＬ（以下、ＤＳ
Ｃと云う。）、４は制御対象のプロセスである。各ＣＰ
Ｕは、ＤＳＣを介し、完全な２重系同期運転を実施し、
全ての出力データは完全に、２重化されている。この出
力データは、更にＤＥＣによシ比収照合され、一致した
時に有効データとしてプロセスに出力するものでおる。
ＰＵと云う。）、３は２重系制御装ｒＩＬ（以下、ＤＳ
Ｃと云う。）、４は制御対象のプロセスである。各ＣＰ
Ｕは、ＤＳＣを介し、完全な２重系同期運転を実施し、
全ての出力データは完全に、２重化されている。この出
力データは、更にＤＥＣによシ比収照合され、一致した
時に有効データとしてプロセスに出力するものでおる。
この構成は２重系で動作することを前提としておシ、シ
ステムの増設は、ハードウェア構成上（ＤａＣ方式２息
系）不可能である。又、出力データの比較照合不一致が
発生した場合、その異常処理は２重系である為、出力デ
ータによる異常系検出は不可能でオシ、オペレータの介
入や、ＣＰＵの診断機能により、異常系を認識する他は
なかった。これらの欠点を解消する為に、ＣＰＵを２台
以上とし、多重系制御装置によシシステムを構成する提
案も、過去に行われているが、前記同様にシステム増設
については、やはシバ−ドウエア構成上の制約を受ける
。また、多重系制御装置を見ても、多数決論理が固定し
ている為、ＣＰＵ異常が発生した時の出力データ選別方
法が複雑となシ、また経済性の面からも実用的ではない
。更に、これらのシステム構成では、全ての出力データ
を同様に冗長化する必要がちｐ１本来、冗長化を必要と
しない出力データも、プロセスを直接制御するＭ！２な
データも同一に扱われてきた。従って、ＣＰＵの利用効
率が悪く、負荷や応答性についても多くの問題をもって
いる。
ステムの増設は、ハードウェア構成上（ＤａＣ方式２息
系）不可能である。又、出力データの比較照合不一致が
発生した場合、その異常処理は２重系である為、出力デ
ータによる異常系検出は不可能でオシ、オペレータの介
入や、ＣＰＵの診断機能により、異常系を認識する他は
なかった。これらの欠点を解消する為に、ＣＰＵを２台
以上とし、多重系制御装置によシシステムを構成する提
案も、過去に行われているが、前記同様にシステム増設
については、やはシバ−ドウエア構成上の制約を受ける
。また、多重系制御装置を見ても、多数決論理が固定し
ている為、ＣＰＵ異常が発生した時の出力データ選別方
法が複雑となシ、また経済性の面からも実用的ではない
。更に、これらのシステム構成では、全ての出力データ
を同様に冗長化する必要がちｐ１本来、冗長化を必要と
しない出力データも、プロセスを直接制御するＭ！２な
データも同一に扱われてきた。従って、ＣＰＵの利用効
率が悪く、負荷や応答性についても多くの問題をもって
いる。
本発明の目的は、前記した従来技術の欠点を改善しシス
テムの増設や編少に自在に対応できる出力データの冗長
化方式を提供するにある。
テムの増設や編少に自在に対応できる出力データの冗長
化方式を提供するにある。
本発明は上記の従来技術における欠点を改善し、ＣＰＵ
の台数や、データの重要度等に応じて冗長化システムを
ダイナミックに変更し、最適な冗長化システムを実現す
ることに特徴がある。具体的には、例えばＣＰＵの台数
に応じて多数決論理をダイナミックに変更して出力する
こと、あるいはデータに応じて多様な多数決論理を採用
すること、などができる構成にしたことに特徴がある。
の台数や、データの重要度等に応じて冗長化システムを
ダイナミックに変更し、最適な冗長化システムを実現す
ることに特徴がある。具体的には、例えばＣＰＵの台数
に応じて多数決論理をダイナミックに変更して出力する
こと、あるいはデータに応じて多様な多数決論理を採用
すること、などができる構成にしたことに特徴がある。
本発明の具体的実施例について以下説明するが、はじめ
に本発明の基礎となる事項について述べる。
に本発明の基礎となる事項について述べる。
ここでいう冗長化の変更というのは、いわば状況に応じ
て変更する可変冗長化方式であって、各ＣＰＵで機能単
位に出力される出力データ種別（以下、出力データＭＥ
ＮＵと云う。）を選別装置へ送出し、選別装置側ではＣ
ＰＵの数と、出力データ棟別母の冗長度を管理させ、Ｃ
ＰＵの数と出力データの多数決論理をシステム構成の変
化に対応し、任意に変更可能な構成とすることにある。
て変更する可変冗長化方式であって、各ＣＰＵで機能単
位に出力される出力データ種別（以下、出力データＭＥ
ＮＵと云う。）を選別装置へ送出し、選別装置側ではＣ
ＰＵの数と、出力データ棟別母の冗長度を管理させ、Ｃ
ＰＵの数と出力データの多数決論理をシステム構成の変
化に対応し、任意に変更可能な構成とすることにある。
そのハードウェア構成は、複数のＣＰＵと、計算縮開連
絡用伝送路、及び、その伝送路により送出される出力デ
ータを選別する選別装置によシ構成される。
絡用伝送路、及び、その伝送路により送出される出力デ
ータを選別する選別装置によシ構成される。
各ＣＰＵは、イニシャル、ＣＰＵ増設増設１縮能縮少の
システム構成状態（ハード、ソフト両面から見た時のシ
ステム稼動状態）に変更が発生した時に、選別装置へ出
力データＭＥＮＵを送出する。選別装置では、この出力
データＭＥＮＵによシ、ＣＰＵ０数の増減や、多数決論
理の１−正を行い、富に最適な多数決判定を可能にする
。
システム構成状態（ハード、ソフト両面から見た時のシ
ステム稼動状態）に変更が発生した時に、選別装置へ出
力データＭＥＮＵを送出する。選別装置では、この出力
データＭＥＮＵによシ、ＣＰＵ０数の増減や、多数決論
理の１−正を行い、富に最適な多数決判定を可能にする
。
また、選別装置の多数決判定の結果、異常系ＣＰＵを認
識した場合には、選別装置にて異常系出力データＭＥＮ
Ｕの修正を行い、史に各ＣＰＵへ異常報告を行うことに
よシ、各ＣＰＵでの異常認識を可能にする。
識した場合には、選別装置にて異常系出力データＭＥＮ
Ｕの修正を行い、史に各ＣＰＵへ異常報告を行うことに
よシ、各ＣＰＵでの異常認識を可能にする。
選別装置では、常に出力データの冗長夏と、ＣＰＵ０数
を認識することが可能となシ、出力データの種別毎に、
最適な多数決論理での選別が可能となる。またＣＰＵの
増設や、プログラムの改造に対してもそれに対応して出
力データＭＥＮＵを、選別装置へ送出することによシ、
容易に多数決論理の修正が可能であシ、保守性′、拡張
性のすぐれたシステムを構成することができる。
を認識することが可能となシ、出力データの種別毎に、
最適な多数決論理での選別が可能となる。またＣＰＵの
増設や、プログラムの改造に対してもそれに対応して出
力データＭＥＮＵを、選別装置へ送出することによシ、
容易に多数決論理の修正が可能であシ、保守性′、拡張
性のすぐれたシステムを構成することができる。
本発明の実施例として、ＣＰＵ５台による多重系システ
ムへの通用例を詳細に説明する。
ムへの通用例を詳細に説明する。
第２図において、５，６，７，８．９は夫々ＣＰＵ、１
０は伝送路（Ｂｒｏａｄ Ｃａ５ｔ ）、１１は出力デ
ータ選別装置、１２はプロセスである。
０は伝送路（Ｂｒｏａｄ Ｃａ５ｔ ）、１１は出力デ
ータ選別装置、１２はプロセスである。
今、各ＣＰＵの扱うデータを、Ａ、Ｂ、Ｃの３種類とし
、各ＣＰＵの機能分担を第３図のように仮定する。更に
ＣＰＵ２系が、ハード保守中で停止していると想定する
（第３図で○印は出力可能なデータ種別を示す。） 各ＣＰＵは、イニシャル処理時（稼動状態の変更）自系
の出力データＭＥＮＵをＢｒｏａｄ Ｃａ５ｔ 、Ｔ、
。
、各ＣＰＵの機能分担を第３図のように仮定する。更に
ＣＰＵ２系が、ハード保守中で停止していると想定する
（第３図で○印は出力可能なデータ種別を示す。） 各ＣＰＵは、イニシャル処理時（稼動状態の変更）自系
の出力データＭＥＮＵをＢｒｏａｄ Ｃａ５ｔ 、Ｔ、
。
選別装置へ送出する。選別装置では、各ＣＰＵの出力デ
ータＭＥＮＵによシ、第４図に示す様な、ＭＥＮＵテー
ブルを作成する。つまシ稼動予定のＣＰＵ（１系、３系
、４系、５糸）の出力データＭＥＮＵは、１系、３系、
５系で、データ棟別人。
ータＭＥＮＵによシ、第４図に示す様な、ＭＥＮＵテー
ブルを作成する。つまシ稼動予定のＣＰＵ（１系、３系
、４系、５糸）の出力データＭＥＮＵは、１系、３系、
５系で、データ棟別人。
Ｂを送出し、４系ではデータ種別Ａを送出することにな
る。
る。
作成されたＭＥＮＵテーブルは第４図の通シとなシ、各
系毎に出力可能データに７ラグ１がセットぜれる。更に
データＢに層目すると、システム全体として、データ種
別Ｂを送出する系の数は、３でるることがわかる。（ｎ
＝３） 選別装置では、′ｎ重の冗長化データに対しくｎ＋１）
７２以上の同一データ′ｆ、受信した時に、有効データ
として認識しプロセスへ出力する。従ってデータ種別Ｂ
は（ｎ＋１ ）／２＝２となシ、２ ｏｕｔ ｏｆ ３
の多数決論理を採用することになる。
系毎に出力可能データに７ラグ１がセットぜれる。更に
データＢに層目すると、システム全体として、データ種
別Ｂを送出する系の数は、３でるることがわかる。（ｎ
＝３） 選別装置では、′ｎ重の冗長化データに対しくｎ＋１）
７２以上の同一データ′ｆ、受信した時に、有効データ
として認識しプロセスへ出力する。従ってデータ種別Ｂ
は（ｎ＋１ ）／２＝２となシ、２ ｏｕｔ ｏｆ ３
の多数決論理を採用することになる。
同様に、データ種別Ａは、３ｏｕｔ ｏｆ ４の多数決
論理が採用される。ここで２系が、制御用ＣＰＵとして
復帰した場合を仮定すると、２系は、出力データＭＥＮ
Ｕとして、データ捕別Ａ、Ｃｆ：送出する。選別−＃Ｃ
−では、２系のデータＭＥＮＵを受１ｇ後、ＭＥＮＵ）
−−プルを修正し、第５図の状態となる。
論理が採用される。ここで２系が、制御用ＣＰＵとして
復帰した場合を仮定すると、２系は、出力データＭＥＮ
Ｕとして、データ捕別Ａ、Ｃｆ：送出する。選別−＃Ｃ
−では、２系のデータＭＥＮＵを受１ｇ後、ＭＥＮＵ）
−−プルを修正し、第５図の状態となる。
便って、ＭＥＮＵテーブルでは、データ種別Ｃが、新た
に追加され、またＡ棟の多数決−理も、ｆｊ！され３
ｏｕｔ ｏｆ ５（Ｄ論理トナル。
に追加され、またＡ棟の多数決−理も、ｆｊ！され３
ｏｕｔ ｏｆ ５（Ｄ論理トナル。
以上、述べた様に、ＣＰＵの増設や機能の変更は、出力
データＭＥＮＵの送出によシ、選別装置１１ｔｌで対応
することが可能となシ、保守性、拡張性のすぐれた構成
となっている。
データＭＥＮＵの送出によシ、選別装置１１ｔｌで対応
することが可能となシ、保守性、拡張性のすぐれた構成
となっている。
次に選別装置の吐細な動作説明を行う。第６図は、Ａｉ
データの道側方法を例にした時のタイムチャートを示し
、第７図は、その各タイミングでのＭＥＮＵデープルの
変化を懺わしている。第６図では、正常データをＡとし
、２系から異常データＡ′が送出され、また４系では、
データ比較照会中に、Ａデータ出力機能がダウンシ、出
力データＭＥＮＵが再送され、５系では、処理遅れによ
るタイムアウト異常を検出した場合を示している。
データの道側方法を例にした時のタイムチャートを示し
、第７図は、その各タイミングでのＭＥＮＵデープルの
変化を懺わしている。第６図では、正常データをＡとし
、２系から異常データＡ′が送出され、また４系では、
データ比較照会中に、Ａデータ出力機能がダウンシ、出
力データＭＥＮＵが再送され、５系では、処理遅れによ
るタイムアウト異常を検出した場合を示している。
つまり、ｌ糸、３系で正常データを出力し、他の２糸、
４糸、５糸で各棟の異常が発生した場合を想定する。
４糸、５糸で各棟の異常が発生した場合を想定する。
タイミング■は、ｌ糸よシデータＡをＷめて、受信した
時の処理で、受（ｉ８１−始を認識してＴ就のタイマー
監視に入ると共に、第８図に示したデータ比較処理で、
新規データとしてデータＡｔ１−登録し、登録数を１と
する。更に、その時のＭＥＮＵテーブル（第７図（ａ）
タイミング■）を参照し、その多数決論理にてデータＡ
を選択を行う。この時は３ ｏｕｔ ｏｆ ５と判断さ
れるので、登録数が１のデータＡは、まだ有効データに
はならない。
時の処理で、受（ｉ８１−始を認識してＴ就のタイマー
監視に入ると共に、第８図に示したデータ比較処理で、
新規データとしてデータＡｔ１−登録し、登録数を１と
する。更に、その時のＭＥＮＵテーブル（第７図（ａ）
タイミング■）を参照し、その多数決論理にてデータＡ
を選択を行う。この時は３ ｏｕｔ ｏｆ ５と判断さ
れるので、登録数が１のデータＡは、まだ有効データに
はならない。
タイミング■は、２系より異常データＡ′を受信した状
態で、選別装置のデータ比較処理にて、新規データＡ′
を登録し、ｆ縁故を１とする。
態で、選別装置のデータ比較処理にて、新規データＡ′
を登録し、ｆ縁故を１とする。
（第８図はこのタイミングでのテーブル状態を示す。）
多数決論理は、タイミング■と同じ＜、３ｏｕｔｏｆ５
でアシ、データＡ′も有効データにはならない。
でアシ、データＡ′も有効データにはならない。
タイミング■では、３系よシデータＡを受信したタイミ
ングであシ、この時のデータ比較処理ではデータＡは登
録備と判断され、登録数が更新され２となる。この状態
でも、登録数は過半数に達していないため、有効データ
にはならない。タイミング■は、４系にて異常が発生し
出力データＭＥＮＵ （Ａ種のデータＭＥＮＵ無し〕が
再送されたタイミングである。選別装置ではＭｌ；ＮＵ
テーブルを修正し、多数決論理を修正する。（第７図（
Ｃ）タイミング■）従って多数決論理は、３ｏｕｔ ｏ
ｆ４となシ、この１理で再度、Ａ道データの選択を行う
が、この時の、データＡの登録数は２であシ、過半数に
は達していない。
ングであシ、この時のデータ比較処理ではデータＡは登
録備と判断され、登録数が更新され２となる。この状態
でも、登録数は過半数に達していないため、有効データ
にはならない。タイミング■は、４系にて異常が発生し
出力データＭＥＮＵ （Ａ種のデータＭＥＮＵ無し〕が
再送されたタイミングである。選別装置ではＭｌ；ＮＵ
テーブルを修正し、多数決論理を修正する。（第７図（
Ｃ）タイミング■）従って多数決論理は、３ｏｕｔ ｏ
ｆ４となシ、この１理で再度、Ａ道データの選択を行う
が、この時の、データＡの登録数は２であシ、過半数に
は達していない。
タイミング■は、５糸のタイムアウトを検出するタイミ
ングである。選別装置では、５糸の無応答を検出し、５
糸に対し異常通知（タイムアウト報告）を、Ｂｒｏａｄ
Ｃａ５ｔすると共に５系の出力データＭＥＮＵのＡ個
に対し、フラグをリセットする。従ってＭ Ｅ Ｎ Ｕ
テーブルは、第７図タイミング■（ｄ）の状態となシ、
多数決論理は２ ｏｕｔ ｏｆ ３に変更される。この
論理でＡ補データの選択を行うと、データＡの登録数が
２で過半数に達し有効データとしてプロセスへ出力され
る。
ングである。選別装置では、５糸の無応答を検出し、５
糸に対し異常通知（タイムアウト報告）を、Ｂｒｏａｄ
Ｃａ５ｔすると共に５系の出力データＭＥＮＵのＡ個
に対し、フラグをリセットする。従ってＭ Ｅ Ｎ Ｕ
テーブルは、第７図タイミング■（ｄ）の状態となシ、
多数決論理は２ ｏｕｔ ｏｆ ３に変更される。この
論理でＡ補データの選択を行うと、データＡの登録数が
２で過半数に達し有効データとしてプロセスへ出力され
る。
更に２系に対しては、データＮＧ報告、１糸。
３系に対してはデータＯＫ＠ｌｔ告をＢｒｏａｄ Ｃａ
５ｔする。
５ｔする。
以上で、選別装置の一連の動作が終了するが、次回のＡ
補データの選別では、取終のＭＥＮＵテーブルの状態か
ら１系、２系、３系による２０ｕｔｏｆ ３論理判定を
採用することになる。
補データの選別では、取終のＭＥＮＵテーブルの状態か
ら１系、２系、３系による２０ｕｔｏｆ ３論理判定を
採用することになる。
尚、Ｃ１−’Ｕ側の処理としては、データＮＧ、または
、タイムアウト報告を受信した場合、異常処埋を行い、
正常復帰または機能縮少を行った結果として出力データ
Ｍ Ｅ Ｎ Ｕを再送すれば良い。
、タイムアウト報告を受信した場合、異常処埋を行い、
正常復帰または機能縮少を行った結果として出力データ
Ｍ Ｅ Ｎ Ｕを再送すれば良い。
以上、実施例の説明にて示した様に、本発明による出力
データ選別方法は、システムのハードウェア構成には全
く依存することなく、データの種類別に最適な多数決判
定を行うことを可能にした。
データ選別方法は、システムのハードウェア構成には全
く依存することなく、データの種類別に最適な多数決判
定を行うことを可能にした。
またＣＰＵの増設や、異常認識時も出力データＭＥＮＵ
の再送や変更によシ、多数決論理を修正できる為、シス
テムの拡張性、保守性にすぐれた構成とすることができ
る。更に、本実施例のように、全てのデータを同一に冗
長化する必要がない為、ＣＰＵの利用効率が高く、機能
の分担を適切に行うことにより、応答性の高いシステム
とすることができる。
の再送や変更によシ、多数決論理を修正できる為、シス
テムの拡張性、保守性にすぐれた構成とすることができ
る。更に、本実施例のように、全てのデータを同一に冗
長化する必要がない為、ＣＰＵの利用効率が高く、機能
の分担を適切に行うことにより、応答性の高いシステム
とすることができる。
本発明によるとデータの種別に応じた最適な冗長化シス
テム構成によシデータの出力をおこなうことができる。
テム構成によシデータの出力をおこなうことができる。
【図面の簡単な説明】
第１図は、従来技術における２重系システムのデータ選
別方式の説明図、第２図は、本発明によるデータ選別方
式の一実施例ｔ、第３図は、実施例説明の為の出力デー
タ割当図を、第４．５図は、ＭＥＮＵテーブルの構成例
を、第５図は、選別装置の動作を説明するタイムチャー
ト金、第６．７図は、選別装置の処理を説明するタイム
チャートと、その時のＭＥＮＵテーブルを、第８図は、
選別装置のデータ比較処理部の説明１金それぞれ示す。 ￥′７ ［］ 石 ８Ｉ２ＩＩ Ｕヒ申父Ｅｔゝタ （１鉋Ａ数
別方式の説明図、第２図は、本発明によるデータ選別方
式の一実施例ｔ、第３図は、実施例説明の為の出力デー
タ割当図を、第４．５図は、ＭＥＮＵテーブルの構成例
を、第５図は、選別装置の動作を説明するタイムチャー
ト金、第６．７図は、選別装置の処理を説明するタイム
チャートと、その時のＭＥＮＵテーブルを、第８図は、
選別装置のデータ比較処理部の説明１金それぞれ示す。 ￥′７ ［］ 石 ８Ｉ２ＩＩ Ｕヒ申父Ｅｔゝタ （１鉋Ａ数
Claims (1)
- １．４ｋｄの計Ｘ磯で構成される多重系計算機システム
において、該複数重Ｓ機で出力される多重化されたデー
タに応じてその冗長度を変更し、該変更された冗長度に
よシ該データを出力することを特徴とする多重系計算機
システムにおける出力データ出力方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58163136A JPS6055464A (ja) | 1983-09-07 | 1983-09-07 | 冗長度管理方法及び多重系計算機システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58163136A JPS6055464A (ja) | 1983-09-07 | 1983-09-07 | 冗長度管理方法及び多重系計算機システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6055464A true JPS6055464A (ja) | 1985-03-30 |
| JPH0531781B2 JPH0531781B2 (ja) | 1993-05-13 |
Family
ID=15767880
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58163136A Granted JPS6055464A (ja) | 1983-09-07 | 1983-09-07 | 冗長度管理方法及び多重系計算機システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6055464A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63245552A (ja) * | 1987-03-31 | 1988-10-12 | Hitachi Ltd | 分散システム |
| JP2006155678A (ja) * | 2000-04-28 | 2006-06-15 | Hitachi Ltd | 多重化制御システム及びその多重化方法 |
| US7353366B2 (en) | 2005-12-07 | 2008-04-01 | Fujitsu Limited | Processing device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5736356A (en) * | 1980-08-12 | 1982-02-27 | Nippon Signal Co Ltd:The | Mutiplexing system |
-
1983
- 1983-09-07 JP JP58163136A patent/JPS6055464A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5736356A (en) * | 1980-08-12 | 1982-02-27 | Nippon Signal Co Ltd:The | Mutiplexing system |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63245552A (ja) * | 1987-03-31 | 1988-10-12 | Hitachi Ltd | 分散システム |
| JP2006155678A (ja) * | 2000-04-28 | 2006-06-15 | Hitachi Ltd | 多重化制御システム及びその多重化方法 |
| US7353366B2 (en) | 2005-12-07 | 2008-04-01 | Fujitsu Limited | Processing device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0531781B2 (ja) | 1993-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4335426A (en) | Remote processor initialization in a multi-station peer-to-peer intercommunication system | |
| US7124258B2 (en) | Storage system and storage device system | |
| US4345319A (en) | Self-correcting, solid-state-mass-memory organized by bits and with reconfiguration capability for a stored program control system | |
| EP0379829A2 (en) | Method of providing non-disruptive recovery in a communication system | |
| WO2020024615A1 (zh) | 一种共识流程恢复方法及相关节点 | |
| JPH0683661A (ja) | コンピュータ・システムおよびプロトコル方法 | |
| JPS6055464A (ja) | 冗長度管理方法及び多重系計算機システム | |
| CN117908355A (zh) | 一种多余度系统信号监控方法及装置 | |
| US9524259B2 (en) | Method for operating an automation device to reduce dead time on account of a physical interruption in a ring or a failed unit | |
| US20120089749A1 (en) | Network and Method for Operating the Network | |
| CN116684260B (zh) | 一种用于全电子联锁系统的新型应急盘及其控制方法 | |
| CN117111438A (zh) | 一种工业控制器的冗余控制方法 | |
| US5095481A (en) | Technique for active synchronization of the content induced transaction overlap (CITO) communication channel | |
| CN114115046A (zh) | 工业安全控制器、控制方法、电子设备和存储介质 | |
| JPS60198645A (ja) | デ−タ処理システム | |
| JPS6327741B2 (ja) | ||
| JPH03232398A (ja) | 遠隔制御システムにおける誤り制御防止方式 | |
| JPS60223249A (ja) | 信号伝送回線制御方式 | |
| JP2581554B2 (ja) | 分散システム | |
| JP3706332B2 (ja) | プロセス制御装置 | |
| JPS63273141A (ja) | 誤り自己訂正プロセッサ−とその駆動方法 | |
| JP3639321B2 (ja) | 記憶制御装置 | |
| JPH03129531A (ja) | 制御装置 | |
| JPH0326696Y2 (ja) | ||
| JP2006058984A (ja) | 二重化プロセッサシステム |