JPS6055598A - 読出し専用メモリの書込み方式 - Google Patents
読出し専用メモリの書込み方式Info
- Publication number
- JPS6055598A JPS6055598A JP58162853A JP16285383A JPS6055598A JP S6055598 A JPS6055598 A JP S6055598A JP 58162853 A JP58162853 A JP 58162853A JP 16285383 A JP16285383 A JP 16285383A JP S6055598 A JPS6055598 A JP S6055598A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- writing
- paper tape
- memory
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は読出し専用メモリ （ＲＯＭ）に対し頭初の情
報を書込むための書込み装置に係り、特に複数個の読出
し専用メモリ（ＲＯＭ）に同時に書込むためのＲＯＭ書
込み方式に関するものである。
報を書込むための書込み装置に係り、特に複数個の読出
し専用メモリ（ＲＯＭ）に同時に書込むためのＲＯＭ書
込み方式に関するものである。
（２）従来技術と問題点
第１図は従来方式における読出し専用メモリ （ＲＯＭ
）の分割方法及び続出し専用メモリ （ＲＯＭ）の書込
み用紙テープ形式を示し、第２図は第１図を用いて実際
に書込むためのＲＯＭ書込み装置のブロック構成図を示
す。
）の分割方法及び続出し専用メモリ （ＲＯＭ）の書込
み用紙テープ形式を示し、第２図は第１図を用いて実際
に書込むためのＲＯＭ書込み装置のブロック構成図を示
す。
第１図では、メモリが８ビット→−１パリテイピツトで
構成され、使用するＲＯＭが４ビット幅である場合を示
す。第１図（ａｌの如くアドレス（ＡＤＤ） ０．１．
２．３．４．５．６．７．・・・ に３０（Ｈ）、３１
ｒ＋）、３２（１−１）・ ３３ζ１−１）・ ４０（
Ｈ）・ ４１（１−０・４２（Ｈ）、４３（Ｈ）、・・
・ というデータが必要ならば、パリティピット（ＰＴ
Ｙ）は奇数パリティとして、それぞれ、０１（Ｈ）、Ｏ
０（Ｈ）、Ｏ０（）４）、Ｑ ｌω〉、００（Ｈ）、０
１（Ｈ）、０１（）ｌｌ、００（Ｈ）、・・・ という
メモリ構成となる。プログラムで（ａｌのメモリ構成か
ら（ｂ）、 （０１，＋ｄｌの３ブロツクにＲＯＭ分割
される。そしてこの（ｂ）、 （ｃｌ、 （ｄ）に対応
したＲＯＭ書込み用の紙テープ（ｅｌ、 （ｆｌ、 （
ｇｌが作成される。ここで（ｅ）において（１１部はア
ドレス００００（？ｌ）を表わし、Ｃ２）部はドレス０
００１４Ｈ）番地のデータに対応している。
構成され、使用するＲＯＭが４ビット幅である場合を示
す。第１図（ａｌの如くアドレス（ＡＤＤ） ０．１．
２．３．４．５．６．７．・・・ に３０（Ｈ）、３１
ｒ＋）、３２（１−１）・ ３３ζ１−１）・ ４０（
Ｈ）・ ４１（１−０・４２（Ｈ）、４３（Ｈ）、・・
・ というデータが必要ならば、パリティピット（ＰＴ
Ｙ）は奇数パリティとして、それぞれ、０１（Ｈ）、Ｏ
０（Ｈ）、Ｏ０（）４）、Ｑ ｌω〉、００（Ｈ）、０
１（Ｈ）、０１（）ｌｌ、００（Ｈ）、・・・ という
メモリ構成となる。プログラムで（ａｌのメモリ構成か
ら（ｂ）、 （０１，＋ｄｌの３ブロツクにＲＯＭ分割
される。そしてこの（ｂ）、 （ｃｌ、 （ｄ）に対応
したＲＯＭ書込み用の紙テープ（ｅｌ、 （ｆｌ、 （
ｇｌが作成される。ここで（ｅ）において（１１部はア
ドレス００００（？ｌ）を表わし、Ｃ２）部はドレス０
００１４Ｈ）番地のデータに対応している。
以下同じ様に対応づけられている。（ｏ、 （ｇ）につ
いても同様である。
いても同様である。
次に第２図によって実際に書込む場合を説明する。ＲＯ
Ｍ書込み用紙テープ１ｏには第１図のｔｅｌがセットさ
れ、これを紙テープリーダー２０が読み取り、そのデー
タはＲＯＭ書込み装置のラッチレジスタ３０にラッチさ
れる。この場合２°〜２′３までの下４ビットがラッチ
され、書込み指示信号。
Ｍ書込み用紙テープ１ｏには第１図のｔｅｌがセットさ
れ、これを紙テープリーダー２０が読み取り、そのデー
タはＲＯＭ書込み装置のラッチレジスタ３０にラッチさ
れる。この場合２°〜２′３までの下４ビットがラッチ
され、書込み指示信号。
アドレス（図示せず）に従って、順次ＲＯＭ４０に書込
まれて行く。ＲＯＭ４０のＴｏ−Ｉ３は書込みデータ２
°〜２３が入力されるものとする。
まれて行く。ＲＯＭ４０のＴｏ−Ｉ３は書込みデータ２
°〜２３が入力されるものとする。
（ｅｌのデータが書き終ったら、１ｏには（ｆ）をセッ
トし、ＲＯＭ４０も取り替えて書込んで行く。（ｆｌの
データが書き終ったら１ｏには（ｇ）をセットし、ＲＯ
Ｍ４０も取り替えて書込んで行く。なお、第１図＋ａ）
のアドレスｎが第１図（ｂｌ、 （ｃｌ、 （ｄ）のア
ドレスｍより大きいならば、第１図（ｅｌ、 （ｒｌ、
（ｇｌは五個必要となることは言うまでもない。
トし、ＲＯＭ４０も取り替えて書込んで行く。（ｆｌの
データが書き終ったら１ｏには（ｇ）をセットし、ＲＯ
Ｍ４０も取り替えて書込んで行く。なお、第１図＋ａ）
のアドレスｎが第１図（ｂｌ、 （ｃｌ、 （ｄ）のア
ドレスｍより大きいならば、第１図（ｅｌ、 （ｒｌ、
（ｇｌは五個必要となることは言うまでもない。
このように従来のｌ’？ＯＭ書込め方式として（１１そ
の装置の必要とするワード／アドレス構成より実際に使
用するＴ？ＯＭのワード／アドレスで切り出して、１（
囚づつ、あるいは同一データを複数（固づつ同時に書込
み、次の部分に相当するデータを書込むといった方式を
とっており、ＲＯＭ１！ｊ−込め川の紙テープが多量と
なり、書込み時間が播くなる、またパリティピットのデ
ータも発生して紙テープ化する必要があるといった欠点
があった。
の装置の必要とするワード／アドレス構成より実際に使
用するＴ？ＯＭのワード／アドレスで切り出して、１（
囚づつ、あるいは同一データを複数（固づつ同時に書込
み、次の部分に相当するデータを書込むといった方式を
とっており、ＲＯＭ１！ｊ−込め川の紙テープが多量と
なり、書込み時間が播くなる、またパリティピットのデ
ータも発生して紙テープ化する必要があるといった欠点
があった。
（３）発明の目的
本発明は」二記従来の欠点に鑑み、メモリを構成するワ
ードｔｉｔ位に、同時に続出し専用メモリ （ＲＯＭ）
データを居込むことにより、高速で、「１．つパリティ
ピットも発生しながら書込める読出し専用メモリの書込
み方式を提供することを目的とするものである。
ードｔｉｔ位に、同時に続出し専用メモリ （ＲＯＭ）
データを居込むことにより、高速で、「１．つパリティ
ピットも発生しながら書込める読出し専用メモリの書込
み方式を提供することを目的とするものである。
（４）発明の構成
そしてこの目的は本発明によれば不揮発性読み出し専用
メモリを用いてその読み出しデータに基づいて制御を行
な・う制御装置において、該制御装置で使用するワード
幅の該読み出し専用メモリが存在すると仮想し該ワード
幅の情報で書込んだ紙テープと、該紙テープの情報を読
取るテープリーダと、該テープリーダより該ワード幅の
情報をラッチさせるラッチレジスタとを有し、該ラッチ
レジスタより該続出し専用メモリに該ワード幅のデータ
を同時に書込むことを特徴とする読出し専用メモリの書
込み方式を提供することによって達成される。
メモリを用いてその読み出しデータに基づいて制御を行
な・う制御装置において、該制御装置で使用するワード
幅の該読み出し専用メモリが存在すると仮想し該ワード
幅の情報で書込んだ紙テープと、該紙テープの情報を読
取るテープリーダと、該テープリーダより該ワード幅の
情報をラッチさせるラッチレジスタとを有し、該ラッチ
レジスタより該続出し専用メモリに該ワード幅のデータ
を同時に書込むことを特徴とする読出し専用メモリの書
込み方式を提供することによって達成される。
（５）発明の実施例
以下本発明実施例を図面によって詳述する。
第３図は本発明方式におけるＲＯＭの分割およびＲＯＭ
書込み用紙テープの形式を図示する。メモリ構成ならび
に書込みデータ（ｈｌは＋ａ）と同一とする。プログラ
ムで（ｈｌよりパリティピットを除いた（１１のＲＯＭ
が仮想され、これに対応した０）のＲＯＭ書込み用の紙
テープが作成される。
書込み用紙テープの形式を図示する。メモリ構成ならび
に書込みデータ（ｈｌは＋ａ）と同一とする。プログラ
ムで（ｈｌよりパリティピットを除いた（１１のＲＯＭ
が仮想され、これに対応した０）のＲＯＭ書込み用の紙
テープが作成される。
次に、第４図は本発明に使用されるＲＯＭ書込み装置の
一部を示す。本発明によって出力された紙テープ（Ｊｌ
は紙テープリーダ２０の紙テープ１０としてセットされ
読み取られる。そのデータはＲＯＭ書込み装置のラッチ
レジスタ３１にラッチされる。この場合、２°〜２ｗ″
までの８ビットがラッチされる。この８ビットの奇数パ
リティジェネレータ５０によって、パリティピッ１〜が
発生されラッチレジスタ３２にラッチされる。ラッチレ
ジ、２．夕３１，３２（７）出力は２°〜２３がＲＯＭ
４゜に、２４〜２ワがＲＯＭ／１１に、ＰＴＹ＃＜ＲＯ
Ｍ４２に書込み街示信号、アドレス（図示せず）に従っ
て順次、同時に書込まれて行く。又０１は１個いること
ば前に説明したと同じである。
一部を示す。本発明によって出力された紙テープ（Ｊｌ
は紙テープリーダ２０の紙テープ１０としてセットされ
読み取られる。そのデータはＲＯＭ書込み装置のラッチ
レジスタ３１にラッチされる。この場合、２°〜２ｗ″
までの８ビットがラッチされる。この８ビットの奇数パ
リティジェネレータ５０によって、パリティピッ１〜が
発生されラッチレジスタ３２にラッチされる。ラッチレ
ジ、２．夕３１，３２（７）出力は２°〜２３がＲＯＭ
４゜に、２４〜２ワがＲＯＭ／１１に、ＰＴＹ＃＜ＲＯ
Ｍ４２に書込み街示信号、アドレス（図示せず）に従っ
て順次、同時に書込まれて行く。又０１は１個いること
ば前に説明したと同じである。
本発明の一実施例として１語−８ビツト＋１パリテイピ
ツト構成のメモリについて説明したが、本発明は１語の
大きさを限定するものではない。
ツト構成のメモリについて説明したが、本発明は１語の
大きさを限定するものではない。
このように本発明は、実際に使用するＲＯＭのビット幅
を意識することなく、その装置で使用しているワード幅
のＲＯＭが存在すると仮想して、ＲＯＭ書込み用の紙テ
ープを作成し、ワード幅に足るＲＯＭを複数個ならべ、
同時にＲＯＭデータを書込むものである。又、このよう
にその装置で使用しているワード幅を同時に書込めるの
で、パリティビットについては紙テープにおとす必要が
なく、パリティビットは発生しながら書込むことが可能
となる。
を意識することなく、その装置で使用しているワード幅
のＲＯＭが存在すると仮想して、ＲＯＭ書込み用の紙テ
ープを作成し、ワード幅に足るＲＯＭを複数個ならべ、
同時にＲＯＭデータを書込むものである。又、このよう
にその装置で使用しているワード幅を同時に書込めるの
で、パリティビットについては紙テープにおとす必要が
なく、パリティビットは発生しながら書込むことが可能
となる。
（６）発明の効果
以上、詳細に説明したように、本発明の読出し専用メモ
リの書込み方式はＲＯＭ書込用の紙テープが削減でき、
かつパリティビット用のＲＯＭ書込用紙テープが不要と
なる。又、メモリを構成すのである。
リの書込み方式はＲＯＭ書込用の紙テープが削減でき、
かつパリティビット用のＲＯＭ書込用紙テープが不要と
なる。又、メモリを構成すのである。
第１図は従来方式によるＲＯＭ分割方法及び紙テープ形
式を示す説明図、第２図は従来方式によるＲＯＭ書込み
装置のブロック図、第３図は本発明によるＲＯＭ分割方
法及び紙テープ形式を示す説明図、第４図は本発明によ
るＲＯＭ書込み装置のブロック図をそれぞれ示す。 図面において、１０はＲＯＭ書込み用紙テープ。 ２０は紙テープリーグ、３０，３１．３２はラッチレジ
スタ、４０．４１．４２はＲＯＭ、５０は奇数パリティ
ジェネレータをそれぞれ示す。 特開口ＲＧＯ−５５５９８（４）
式を示す説明図、第２図は従来方式によるＲＯＭ書込み
装置のブロック図、第３図は本発明によるＲＯＭ分割方
法及び紙テープ形式を示す説明図、第４図は本発明によ
るＲＯＭ書込み装置のブロック図をそれぞれ示す。 図面において、１０はＲＯＭ書込み用紙テープ。 ２０は紙テープリーグ、３０，３１．３２はラッチレジ
スタ、４０．４１．４２はＲＯＭ、５０は奇数パリティ
ジェネレータをそれぞれ示す。 特開口ＲＧＯ−５５５９８（４）
Claims (1)
- 不揮発性読み出し専用メモリを用いてその読み出しデー
タに基づいて制御を行なう制御装置において、該制御装
置で使用するワード幅の該読み出し専用メモリが存在す
ると仮想し該ワード幅の情報を書込んだ紙テープと、該
紙テープの情報を読取るテープリーグと、該テープリー
ダより該ワード幅の情報をラッチさせるラッチレジスタ
とを有し、該ラッチレジスタより該続出し専用メモリに
該ワード幅のデータを同時に書込むことを特徴とする読
出し専用メモリの書込み方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58162853A JPS6055598A (ja) | 1983-09-05 | 1983-09-05 | 読出し専用メモリの書込み方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58162853A JPS6055598A (ja) | 1983-09-05 | 1983-09-05 | 読出し専用メモリの書込み方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6055598A true JPS6055598A (ja) | 1985-03-30 |
Family
ID=15762482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58162853A Pending JPS6055598A (ja) | 1983-09-05 | 1983-09-05 | 読出し専用メモリの書込み方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6055598A (ja) |
-
1983
- 1983-09-05 JP JP58162853A patent/JPS6055598A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61237289A (ja) | パイプライン方式メモリ・システム | |
| JPH09167495A (ja) | データ記憶ユニット及び該ユニットを用いたデータ記憶装置 | |
| JPS63124298A (ja) | メモリ装置 | |
| JPS6055598A (ja) | 読出し専用メモリの書込み方式 | |
| JPS58166579A (ja) | メモリ制御方式 | |
| KR970029070A (ko) | 입출력데이타의 크기를 달리하는 선입선출메모리장치 및 그 방법 | |
| JPH03250224A (ja) | エラー検出条件生成回路 | |
| SU1163358A1 (ru) | Буферное запоминающее устройство | |
| JP2517126B2 (ja) | 半導体記憶装置 | |
| JPH0373913B2 (ja) | ||
| SU1254487A1 (ru) | Устройство дл обнаружени конфликтов в процессоре | |
| JP3013011B2 (ja) | バッファ回路 | |
| JPS61161560A (ja) | メモリ装置 | |
| JPS6032091A (ja) | 陰面処理方式 | |
| JPS60160444A (ja) | リスト処理方法 | |
| JPS63307556A (ja) | 記憶装置 | |
| JPS60196858A (ja) | ラベル付デ−タの入力処理装置 | |
| JPH0498678A (ja) | レジスタ・ファイル制御方式 | |
| JPH01256094A (ja) | レジスタファイル | |
| JPH04243086A (ja) | 記憶装置 | |
| JP2000076127A (ja) | コントローラのバイトリードアクセス方法 | |
| JPH02294859A (ja) | パリティビットの記録方式 | |
| JPS6091461A (ja) | マイクロプロセツサのデ−タアドレス空間拡張装置 | |
| JPS62241059A (ja) | デ−タバツフア回路 | |
| JPH0469737A (ja) | マイクロアドレス回路 |