JPS6055599A

JPS6055599A - デユアルマスタ−シフトレジスタビツト及びその形成方法

Info

Publication number: JPS6055599A
Application number: JP59161459A
Authority: JP
Inventors: マイケル・ジー・ギヤラツプ
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1983-08-04
Filing date: 1984-07-31
Publication date: 1985-03-30
Also published as: EP0136425A2; US4569067A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】発明の分野本発明は、シフト・レジスタ・ビットに関するものでア
シ、よシ詳細には、２個の独立クロ、り動作入力を有す
るシフト・レジスタ・ビットに関するものである。

発明の背景マイクロ・コンビ具−タ・システムには、しばしば、２
個またそれ以上の独立の動作（演算）が同時に起こるこ
とがある。これら動作はただ１個のプロセッサによシ、
七二ターされ、及び／または制御される。そんな場合に
は各動作に対して割当てられる優先権がある。高度の優
先順位動作を含むデータは、動作量に衝突が存在する状
態におμて、失なわれないことが重要でめる。このよう
な優先順位を定めるシステムを実行する回路は、概して
非常に複雑である。従って、かような優先順位システム
に有用である回路は望ましいものである。

発明の要約本発明の目的は、改善されたシフト・レジスタ・ビット
及びその形成方法を提供することである。

本発明の他の目的は、優先順位システムにおいて改良し
た実用性を有するデュアル・マスター・シフト・レジス
タ・ビットを提供することである。

本発明のさらに他の目的は、２個の独立クロック動作入
力を有する改善されたシフト・レジスタ・ビットを提供
することである。

これら及び他の目的は、第１マスター、第２マスター、
及びスレイブを有する７７ト争レジスタ・ビットによシ
達成される。第１人力信号は、第１クロ、り信号が与え
られる時、第１マスターに結合される。データは、第１
クロツク信号が存在しない時、＃ｇ１マスターよシスレ
イブに結合される。データは、第１マスターがデータを
受取った後、第１マスターよ）第２マスターに結合され
る。

第２人力信号抹、第２クロνりｆｉｉ号が与えられる時
、第１マスターに結合される。データは、第２クロツク
信号が与えられる間、発生する第１クロツク信号に応じ
てｓｍ２マスターよυスレイプに結合される。

好ましい実施例の説明第１図に示されるものは、一般に＃ｎ１マスターーラッ
テ１１．第２マスター・う、チ１２．スレイプ・ラッテ
１３．伝送ゲート１４．伝送ゲート１６゜伝送ゲート１
８．伝送ゲート１９．インバータ２０゜及びインバータ
２１よシなるデュアル・マスター・シフト・レジスタ・
ビットでおる。ラッチ１１は、インバータ２２．インバ
ータ２３．及び伝送ゲート２４よシなる。ラッチ１２は
、伝送ゲート２５．インバータ２６．及びインバータ２
７よシなる。ラッチ１３は、イ／バータ２８．イ／バー
タ２９．及び伝送ゲート３０よルなる。伝送ゲー）　１
４−１９．２４．２５゜及び３０は、例へば、普通の０
ＭＯ８伝送ゲートでよい。インバータ２０−２３　、及
び２６−２９は、例えば、普通のＣＭＯＳイ／バインバ
ータ。

伝送ゲー）　１４−１９．２４．２５　、及び２６は各
々、真数（ｔｒａｍ　）及び反転クロック信号、第１及
び第２端子を有する。真数及び反転クロック入力によシ
受信された信号は、互に補数である。真のクロック・入
力が論理高の時に、導通パスは、第１及び第２端子間に
形成される。さもなければ開路（ｏｐｅｎａｔｒｏｓｉ
ｔ　）が、第１及び第２端子間に与えられる。

この事に関しては、伝送ゲー）１４．３０の真のクロッ
ク入力及び反転クロ、り入力は、信号Ｃ及びその補数を
それぞれ受信し、一方伝送ゲート１８及び２４の反転ク
ロ、り入力及び真のクロック入力は、信号Ｃ及びその補
数をそれぞれ受け取る。従って、信号Ｃが論理高の時は
、伝送ゲート１４及び３０は導通し、伝送ゲート１Ｂ及
び２４は非導通でｌ）、信号Ｃが論理低の時は、伝送ゲ
ート１８及び２４は導通し、伝送ゲート１４及び５０は
非導通である。

伝送ゲート１５の真及び反転クロック入力は、信号Ｗ及
びその補数をそれぞれ受取る。伝送ゲート１６の真及び
反転り１２．り入力は、信号Ｒ及びその補数をそれぞれ
受けとる。伝送ゲート１７の真及び反転クロック入力は
、信号Ｇ及びその補数をそれぞれ受けとる。伝送ゲート
２５の反転及び真のクロック入力は、信号Ｇ及びその補
数をそれぞれ受けとる。伝送ゲート１９の真及び反転ク
ロック入力は、信号Ｐ及びその補数をそれぞれ受けとる
。

ゲート１４は、入力信号Ｄ１受信する第１端子を有し、
第２端子をノード５２に接続させている。インバータ２
２は、入力をノード３２に接続させ、出力をノード３３
に接続させている。インバータ２６は、入力をノード５
５に接続させ、１つの出力を有する。伝送ゲート２４は
、第１端子をインバータ２３出力に接続させ、第２端子
をノード３２に接続させる。伝送ゲート１８は、第１端
子をノード３３に接続させ、第２端子をノード３４に接
続させる。

インバータ２Ｂは、入力をノード３４に接続させ、出力
信号Ｑを与える出力端子を有する。インバータ２９は、
入力をインバータ２８の出力に接続させ、出力を有する
。伝送ゲート３０は、第１端子をインバータ２９出力に
接続させ、第２端子をノード３４に接続させる。

インバータ２０は、入力を、信号Ｄ２を受信するノード
３５に接続させ、出力を有する。伝送ゲート１５は、第
１端子をインバータ２０出力に接続させ、第２端子をノ
ード６２に接続させる。伝送ゲート１７は、第１端子を
ノード３３に接続させ、第２端子をノード３６に接続さ
せる。インバータ２６は、入力をノード５６に接続させ
、出力をノード３７に接続させる。インバータ２７は、
入力をノード６７に、出力をノード３８に接続させる。

伝送ゲート２５は、第１端子をノード３８に接続させ、
第２端子をノード５６に接続させる。伝送ゲート１９は
、第１端子をノード３８に接続させ、第２端子をノード
３４に接続させる。インバータ２１は、入力ヲノード３
７に接続させ、出力を有する。伝送ゲート１６は、第１
端子をインバーＰ　２１の出力に接続させ、第２端子を
ノード３５に接続させる。

う、テ１１及び１５．伝送ゲート１４及び１８は、う、
チ１１がマスターで、う、チ１５がスレイブである通常
の負−縁端トリガーｍ　（ｔｕｇａｔｔｖａ−ａｄｇａ
　−ｔｔｉｇｇａｒａｄ　）　Ｄフリ、ブーフロップを
構成する。信号Ｃが論理高の時、伝送ゲート１４は導通
するので信号Ｄ１はノード３２においてラッテ１１によ
り受けとられる。インバータ２２は、信号Ｄ１に応答す
る。ラッチ１３は、信号Ｃが論理低にスイッチして伝送
ゲート１Ｂ及び２４ヲ導通させ、伝送ゲート１４及び３
０を非導通にするまで、無変化のま＼である。

ラッチ１３は、そこでノード５３の論理状態に応答する
が、ノード３２及び５５の論理状態は、インバータ２３
によシラッチされる。

第２図に図示するものは、信号Ｃ，Ｑ、　Ｇ、　Ｗ及び
Ｐのタイミング図である。時刻ｔ、及びｔ２間に、例へ
ば直列シフチ／グ・データに有用な普通のＤフリップー
フ・ロップ動作が図示される。論理高よシ論理低への各
転換ごとに、新有効データが、信号Ｑによシ与えられる
。時刻ｔ２で図示されるデータの伝送が完了すれば、信
号Ｇは、論理高に切換えられる。かような信号は、一般
に容易に得られる。例えば伝送が完了したことを示す信
号が、使用されうる。信号Ｇが論理高にスイッチする時
、伝送ゲート１７は、ノード３５のラッチされ九論理状
態を、ノード３６においてラッチ１２に導通する。

信号Ｇが論理低にスイッチすれば、伝送ゲート２５は導
通となる故、ラッテ１１の論理状態は、ノード５６及び
５８においてラッチされる。かくしてラッチ１２は、最
終伝送の最終論理状態を示す論理状態の記憶を提供する
。ラッチ１１もまた、信号Ｗが論理高の時は、インバー
タ２０及び伝送ゲート１５を介し、信号Ｄ２を受けとる
。そのような場合には、インバータ２２は応動し、順次
、伝送ゲート１Ｂが導通するからインバータ２８をドラ
イブする。従って、信号Ｗが所望の結果である論理高の
時に、信号Ｑは信号Ｄ２に応答する。

信号Ｗがすでに論理高に切換られた後で、信号Ｃが論理
高に切換えられた場合問題が生ずる。これは、信号Ｃ及
びＤが非同期の時、解決せねばならぬ衝突（ａｓ％ｆｌ
ｉｎｔ　）である。図示の実施例に対しては、（ｌｉｔ
号Ｄ１で示され、信号Ｃによりクロックされるデータは
、優先順位を有する。衝突は、第２図に図示する如く解
決される。信号Ｗは時刻ｉｓにおいて論理高にスイッチ
するから、信号Ｑは信号Ｄ２に応答する。従って、信号
ＩＶが論理高にスイッチする前に、うＶテ１１に記憶さ
れたデータは結局破壊される。信号Ｃはそこで論理高に
スイ、テし、衝突を発生する。ともに論理高でらる信号
Ｗ及び信号Ｃに応答し、信号Ｐは、なにか通常の手段に
よシ、その期間だけ論理高にスイッチされる。信号Ｗは
、なにか通常の手段によシ衝突に応答し、論理低に引か
れる。）、テ１１は、そこで、伝送ゲート１５が非導通
となるから、信号Ｄ１のみに応答する。論理高における
信号Ｃによシ、伝送ゲート１８は、う、チ１３をラッチ
１１よシ分離する。

論理高における信号Ｐによシ、ノード３８の論理状態は
、ノード３４においてラッチ１３に結合される。

次いで、信号Ｑは、第２マスターとして作用するう、チ
１２に記憶された論理状態に応動する。信号ラッチ１２
は、信号Ｃの負転換よ）、最終有効データを記憶するか
ら、信号Ｑは、信号Ｗが論理高に切換わる結果として信
号Ｄ２からの干渉入力がなかったかの如く、同−論理状
態でおる。それ故に、次の伝送に対する開始条件は知ら
れることになる。

さらに、この条件は、信号Ｃによりクロックされた最終
伝送からの最終有効データであることは、シフト・レジ
スタ・ビット１０が、直列シフト・データに対するチェ
７の１環である状態のため、特に重要である。

例へば、１バイトのデータの直列伝送用の８個のシフト
・レジスタ・ビットの直列チェ／が存在する場合、デー
タの全バイトは、シフト・レジスタにいつでも常駐して
いる。１バイトの新しい伝送ごとに前の常駐バイトとな
る。従って、チェ／中の各シフト・レジスタ・ビ、ｌ・
に対し、各出力は、信号Ｃの前の負転換によシ受信され
たデータによシ開始しなければならない。

シフト・レジスタ・ビ、１・１０はまた。リード（読出
し：デーａｄ　）モードを有する。信号Ｒが論理高にス
イッチする時、信号ｆ１２１；ｆ：、ラッチ１２の論理
状態に応答する出力として提供される。インバータ２１
は、ノード５７ｔｌ−ノード３５のキャパシタンスから
分離する。インバータ２０は、ノード３５からノード３
２　、ノード３５．ノード５６．ノード３７まで及びノ
ード３５に戻るバスにおけるインバータ数を偶数にする
ように与えられる。

【図面の簡単な説明】

第１図は、本斃明の好ましい実施例にもとづくデ具アル
−マスター・シフト−レジスタ・ビットである。第２図は、第１図のシフト・レジスタ・ビットで使用さ
れる信号のタイミング図でおる。る５９４− Ｑ　ウ　Ｑｋ　ζ

Claims

【特許請求の範囲】１、ｊ１１マスター、第２マスター及びスレイプを有す
るシフト・レジスタ・ビットにおいて、第１クロツク信
号が与えられる時、第１人力（ｆｉ号を第１マスターに
結合するステップ；第１クロツク信号が存在しない時、
第１マスターからのデータをスレイプに結合するステ、
プ；第１マスターがデータを受信し九後、第１マスター
からのデータを第２マスターに結合するステップ；第２
クロツク信号が与えられる時、第２人力信号を第１マス
ターに結合するステップ；第２クロツク信号が与えられ
てｉる間発生する第１クロ、り信号に応答し、第２マス
ターからのデータをスレイプに結合するステ、プよシな
るシフトレジスタビットの形成方法。２、第１クロツク信号が与えられる時、第１人力信号を
入力ノードに結合する第１スイッチ；第２信号が与えら
れる時、第２人力信号を入力ノードに結合する第２スイ
ッチ；入力を入力ノードに接続させ、出力を有する第１
ラッテ：入力及び出力を有する第２ラッチ；第１クロツ
ク信号が存在しない時、第１う、チの出力を第２ラツチ
の入力に結合する第３スイッチ；入力及び出力を有する
第３ラッチ；＃Ｉ３りｐツク信号が与えられる時、第１
ラツチの出力を第３ラツチの入力に結合する第４スイッ
チ；第４クロツク信号が与えられる時、第３ラツチの出
力を第２ラツチの入力に結合する第５スイ、チよりなる
シフト・レジスタ・ビット。４第２クロ、り信号が与えられる間、発生する第１クロ
ツク信号に応答し、第４クロツク信号が発生する特許請
求の範囲第２項記載のシフト・レジスタ・ビット。