JPS6057655A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6057655A JPS6057655A JP58165562A JP16556283A JPS6057655A JP S6057655 A JPS6057655 A JP S6057655A JP 58165562 A JP58165562 A JP 58165562A JP 16556283 A JP16556283 A JP 16556283A JP S6057655 A JPS6057655 A JP S6057655A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- heat sink
- chip
- leads
- thermal conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/20—Arrangements for cooling
- H10W40/25—Arrangements for cooling characterised by their materials
- H10W40/259—Ceramics or glasses
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置に係り、特に樹脂封止型半導体装
置の内部で、例えば、半導体素子等により発生する熱を
外部に効率よく放散でき、かつ機械的強度を向上させた
リード構体に関するものである。
置の内部で、例えば、半導体素子等により発生する熱を
外部に効率よく放散でき、かつ機械的強度を向上させた
リード構体に関するものである。
従来例の構成とその問題点
従来の樹脂封止型パッケージに用いられているリードフ
レームは、第１図の断面図に示しだように、半導体素子
載置部１と内部リード２とを有し、これらの間、ならび
に内部リード２相互間に封止用樹脂が介在する。そして
、パッケージ内部は、半導体素子３、リードワイヤ４を
有し、内部で発生する熱の主たる熱流経路は、半導体素
子３、半導体素子載置部１を経て、外囲樹脂体５から放
散されるか、あるいは内部リード２がら、直接、外部リ
ード６を通じて放散される。
レームは、第１図の断面図に示しだように、半導体素子
載置部１と内部リード２とを有し、これらの間、ならび
に内部リード２相互間に封止用樹脂が介在する。そして
、パッケージ内部は、半導体素子３、リードワイヤ４を
有し、内部で発生する熱の主たる熱流経路は、半導体素
子３、半導体素子載置部１を経て、外囲樹脂体５から放
散されるか、あるいは内部リード２がら、直接、外部リ
ード６を通じて放散される。
ところが、半導体素子載置部１・や内部リード２の熱伝
導度は、約０．０３〜０．４ ｃａｌ／ｃｍ、 ｓｅｃ
℃であるのに対して、樹脂の熱伝導度−約０．００２〜
０．００５ ｃａ、ｌΔ云・Ｓ２Ｏ℃と小さい。従って
、この（Φの半導体装置では、パフケージの熱抵抗を低
くおさえることができず、特に、ハイパワーデバイス用
パッケージとして用いた場合、デバイスの）を命を短縮
し、かつ誤動作を誘発するため、信頼性が著しく低下す
る問題点があった。まだ、第１図の構造では、ピン数の
多いリードフレーム（例えば、６４ピンなど）の場合、
内部リード端幅、内部リード端間隔が狭いため、わずか
な外力や熱応力によっても、内部リード端が位置ずれや
変形を起こしてしまい、歩留りの低下を引き起こす不都
合が存在した。
導度は、約０．０３〜０．４ ｃａｌ／ｃｍ、 ｓｅｃ
℃であるのに対して、樹脂の熱伝導度−約０．００２〜
０．００５ ｃａ、ｌΔ云・Ｓ２Ｏ℃と小さい。従って
、この（Φの半導体装置では、パフケージの熱抵抗を低
くおさえることができず、特に、ハイパワーデバイス用
パッケージとして用いた場合、デバイスの）を命を短縮
し、かつ誤動作を誘発するため、信頼性が著しく低下す
る問題点があった。まだ、第１図の構造では、ピン数の
多いリードフレーム（例えば、６４ピンなど）の場合、
内部リード端幅、内部リード端間隔が狭いため、わずか
な外力や熱応力によっても、内部リード端が位置ずれや
変形を起こしてしまい、歩留りの低下を引き起こす不都
合が存在した。
発明の目的
本発明は、上述の問題点を角１１消するものであり、高
い熱伝導性を実現し、併ぜて、内部リード端の位置ずれ
や変形をも防止することができる半導体装置を提供する
ものである。
い熱伝導性を実現し、併ぜて、内部リード端の位置ずれ
や変形をも防止することができる半導体装置を提供する
ものである。
発明の構成
本発明は、樹脂封止用リード描体の半導体素子塔載面の
反対側に、半導体素子載置部、及びその周辺の内部リー
ドを覆って、かつ、封止樹脂から露出しない範囲で、半
導体素子載置部及び内部リード間の当接部で電気的絶縁
をはかったヒートシンクを接着介在させたもので、これ
により、半導体素子載置部と内部リード、ならびに内部
リード相互が樹脂によって熱伝導に関して隔囲Ｉされる
ことを防止し、加えて、外力や熱応力による内部リード
の位置すれと変形を防止することができる。
反対側に、半導体素子載置部、及びその周辺の内部リー
ドを覆って、かつ、封止樹脂から露出しない範囲で、半
導体素子載置部及び内部リード間の当接部で電気的絶縁
をはかったヒートシンクを接着介在させたもので、これ
により、半導体素子載置部と内部リード、ならびに内部
リード相互が樹脂によって熱伝導に関して隔囲Ｉされる
ことを防止し、加えて、外力や熱応力による内部リード
の位置すれと変形を防止することができる。
実施例の説明
第２図は、本発明実施例の断面図である。すなわち、こ
の実施例のリードフレーム＋ｄｔ第２図で封止樹脂内部
に含まれる半導体素子載置部１と内部リード２の裏面の
ほぼ全領域に、高熱伝導性かつ電気絶縁性の平板７を接
着さぜだものである。
の実施例のリードフレーム＋ｄｔ第２図で封止樹脂内部
に含まれる半導体素子載置部１と内部リード２の裏面の
ほぼ全領域に、高熱伝導性かつ電気絶縁性の平板７を接
着さぜだものである。
このとき、平板の材質ｄ１、高熱伝導性で、しかも電気
絶縁性といった両立し鄭い！１．Ｊ１つ−をもったもの
でなければならないが、例えば、セラミック制旧の中で
ＢｅＯ（ベリリヤ）を添加しだＳｉＧ （炭化けい素）
は熱伝導率０，６６ ｃ？Ｌｌ／ｃｙｙ、−ｓｅｃ °
Ｃ１比抵抗４ Ｘ １Ｑ”Ω濡以上といった高熱伝導性
と電気絶縁性を両立させた材料であり、この平板は、本
発明におけるヒートシンクの材料としては最適である。
絶縁性といった両立し鄭い！１．Ｊ１つ−をもったもの
でなければならないが、例えば、セラミック制旧の中で
ＢｅＯ（ベリリヤ）を添加しだＳｉＧ （炭化けい素）
は熱伝導率０，６６ ｃ？Ｌｌ／ｃｙｙ、−ｓｅｃ °
Ｃ１比抵抗４ Ｘ １Ｑ”Ω濡以上といった高熱伝導性
と電気絶縁性を両立させた材料であり、この平板は、本
発明におけるヒートシンクの材料としては最適である。
また、リードフレームと平板の間に、接触熱抵抗が発生
しないようにするために、接着手段として、本実施例で
は１ Ｂｅ０（ベリリヤ）を２直％添加したＳｉＣセラ
ミック平板γ上に、半導体素子載置部１ならびに内部リ
ード２と同一のノぐターンをメタライズし、ろう付によ
って接着した。なお、リードフレームに接着させる平板
は、ＳｉＣ板に限らず、高熱伝導性で半導体素子載置部
ならびに内部リード間の当接部で電気的絶縁がはかられ
た構造ならば同様の効果が達成できる。第３図は、上述
の条件を備えた平板の断面図である。（ｉａ）は高熱伝
導性と電気絶縁性を両立させた拐料で、例えば本実施例
に用いたＢｅＯ添加のＳｉＣ平板７がこれに対応する。
しないようにするために、接着手段として、本実施例で
は１ Ｂｅ０（ベリリヤ）を２直％添加したＳｉＣセラ
ミック平板γ上に、半導体素子載置部１ならびに内部リ
ード２と同一のノぐターンをメタライズし、ろう付によ
って接着した。なお、リードフレームに接着させる平板
は、ＳｉＣ板に限らず、高熱伝導性で半導体素子載置部
ならびに内部リード間の当接部で電気的絶縁がはかられ
た構造ならば同様の効果が達成できる。第３図は、上述
の条件を備えた平板の断面図である。（ｉａ）は高熱伝
導性と電気絶縁性を両立させた拐料で、例えば本実施例
に用いたＢｅＯ添加のＳｉＣ平板７がこれに対応する。
（ｂ）は例えば、Ａβ、Ｃｕ等の金属８の表面の全面に
薄い絶縁層９を形成して高熱伝導性と電気絶縁性を両立
させたもの、さらに、（Ｃ）はその絶縁層９を半導体素
子載置部ならびに内部リードの当接部のみ形成した構造
である。
薄い絶縁層９を形成して高熱伝導性と電気絶縁性を両立
させたもの、さらに、（Ｃ）はその絶縁層９を半導体素
子載置部ならびに内部リードの当接部のみ形成した構造
である。
発明の効果
本発明によれば、内部リードのチップ搭載面と反対側の
面のほぼ全域に、高熱伝導性かつ電気絶縁性の平板を接
着介在させたため、半導体素子載置部と内部リード、な
らびに内部リード相互が、樹脂によって隔離されること
がなく、半導体素子からの発熱は、すみやかにリードフ
レーム全域に伝播され、極めて高い熱伝導性を有したリ
ードフレームが得られる。さらに、ピン数の多いリード
フレームの場合、内部リードが平板に接着固定されてい
るので、内部リード端の変形や位置ずれの可能性がない
。加えて、パッケージ裏面からの水の浸入に対しては、
セラミック平板が防壁となり、耐水性も大幅に向上でき
る。
面のほぼ全域に、高熱伝導性かつ電気絶縁性の平板を接
着介在させたため、半導体素子載置部と内部リード、な
らびに内部リード相互が、樹脂によって隔離されること
がなく、半導体素子からの発熱は、すみやかにリードフ
レーム全域に伝播され、極めて高い熱伝導性を有したリ
ードフレームが得られる。さらに、ピン数の多いリード
フレームの場合、内部リードが平板に接着固定されてい
るので、内部リード端の変形や位置ずれの可能性がない
。加えて、パッケージ裏面からの水の浸入に対しては、
セラミック平板が防壁となり、耐水性も大幅に向上でき
る。
【図面の簡単な説明】
第１図は従来例の断面図、第２図は本発明実施例の断面
図、第３図（２Ｌ）〜（Ｃ）は平板の断面図である。 １・・・・・・半導体素子載置部、２・−・・・・内部
リード、３・・・−・チ・ノブ、４・・・・・ワイヤー
、６−・・・外部リード、５・・・・・・樹脂、Ｔ・・
・・・セラミック平板、９・・・・・・薄い絶縁層、８
・・・・・・金属（ＡＣ，Ｃｕ４ど）代理人の氏名 弁
理士 中 尾 敏 男 ほか１名第１図 第２図 第 ３ 図 （０Ｌ） （ｂ） シ αす
図、第３図（２Ｌ）〜（Ｃ）は平板の断面図である。 １・・・・・・半導体素子載置部、２・−・・・・内部
リード、３・・・−・チ・ノブ、４・・・・・ワイヤー
、６−・・・外部リード、５・・・・・・樹脂、Ｔ・・
・・・セラミック平板、９・・・・・・薄い絶縁層、８
・・・・・・金属（ＡＣ，Ｃｕ４ど）代理人の氏名 弁
理士 中 尾 敏 男 ほか１名第１図 第２図 第 ３ 図 （０Ｌ） （ｂ） シ αす
Claims (2)
- （１）樹脂封止用リード構体の半導体素子搭載面の反対
側に、前記半導体素子載置部、及びその周辺の内部リー
ドの少なくとも先端部を覆い、かつ封止樹脂から露出し
ない範囲で、前記半導体素子載置部、及び内部リード間
の当接部で電気的絶縁がはかられたヒートシンクを接着
介在させたことを特徴とする半導体装置。 - （２） ヒートシンクがＢｅＯ（ベリリア）添加の５ｉ
Ｃ（炭化けい素）セラミック平板でなる特許請求の範囲
第１項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58165562A JPS6057655A (ja) | 1983-09-08 | 1983-09-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58165562A JPS6057655A (ja) | 1983-09-08 | 1983-09-08 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6057655A true JPS6057655A (ja) | 1985-04-03 |
Family
ID=15814716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58165562A Pending JPS6057655A (ja) | 1983-09-08 | 1983-09-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057655A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61208244A (ja) * | 1985-03-11 | 1986-09-16 | テキサス インスツルメンツ インコーポレイテツド | シリコン半導体チツプから熱を取去るパツケージ |
| JPS62117351A (ja) * | 1985-11-15 | 1987-05-28 | Fujitsu Ltd | プラスチツク・パツケ−ジ型半導体装置 |
| EP0599591A1 (en) * | 1992-11-25 | 1994-06-01 | STMicroelectronics, Inc. | Emitter follower transistor with improved thermal resistance characteristics |
-
1983
- 1983-09-08 JP JP58165562A patent/JPS6057655A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61208244A (ja) * | 1985-03-11 | 1986-09-16 | テキサス インスツルメンツ インコーポレイテツド | シリコン半導体チツプから熱を取去るパツケージ |
| JPS62117351A (ja) * | 1985-11-15 | 1987-05-28 | Fujitsu Ltd | プラスチツク・パツケ−ジ型半導体装置 |
| EP0599591A1 (en) * | 1992-11-25 | 1994-06-01 | STMicroelectronics, Inc. | Emitter follower transistor with improved thermal resistance characteristics |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4620215A (en) | Integrated circuit packaging systems with double surface heat dissipation | |
| US4862245A (en) | Package semiconductor chip | |
| EP0198194B1 (en) | Packaged semiconductor chip | |
| US5105257A (en) | Packaged semiconductor device and semiconductor device packaging element | |
| JPS61218139A (ja) | 半導体装置 | |
| KR100902766B1 (ko) | 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지 | |
| KR960005972A (ko) | 수지 밀폐형 반도체 장치 및 그 제조 방법 | |
| JPH02130865A (ja) | モールド型半導体パッケージ | |
| JP2020077694A (ja) | 半導体装置 | |
| JPH06244357A (ja) | 低インダクタンス半導体パッケージ | |
| JP3601529B2 (ja) | 半導体装置 | |
| JPS6057655A (ja) | 半導体装置 | |
| JPH0645504A (ja) | 半導体装置 | |
| JPH03101256A (ja) | 半導体装置 | |
| JPH0329307B2 (ja) | ||
| JPS61198658A (ja) | 樹脂封止型半導体装置 | |
| JPS5835956A (ja) | 混成集積回路装置 | |
| JPH0795575B2 (ja) | 半導体整流素子 | |
| JP2002134560A (ja) | 半導体装置 | |
| JP2972679B2 (ja) | リードフレーム並びに樹脂封止型半導体装置及びその製造方法 | |
| JPH05136294A (ja) | 半導体装置 | |
| KR960000942Y1 (ko) | 반도체장치의 리드프레임 | |
| JP2626631B2 (ja) | 半導体装置 | |
| JPH04171848A (ja) | 半導体装置 | |
| JPH03238851A (ja) | 大電力絶縁樹脂封止型半導体装置 |