JPH05136294A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH05136294A
JPH05136294A JP3325177A JP32517791A JPH05136294A JP H05136294 A JPH05136294 A JP H05136294A JP 3325177 A JP3325177 A JP 3325177A JP 32517791 A JP32517791 A JP 32517791A JP H05136294 A JPH05136294 A JP H05136294A
Authority
JP
Japan
Prior art keywords
power element
lead frame
semiconductor device
exposed
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3325177A
Other languages
English (en)
Inventor
Yasushi Nomoto
靖 野本
Jiro Honda
次郎 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3325177A priority Critical patent/JPH05136294A/ja
Publication of JPH05136294A publication Critical patent/JPH05136294A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 リードフレーム上に搭載されるパワー素子の
放熱を良好にするとともに、半田劣化を小さくし、かつ
取扱いを容易にする。 【構成】 リードフレームのパワー素子搭載部の裏面
を、外装樹脂表面に露出させてモールドするとともに、
パワー素子の電気的絶縁のため、パワー素子と、露出し
ているヒートシンクとの間に絶縁層を設け、パワー素子
はこの絶縁層上に形成されたメタライズ層に半田付けす
るようにした。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、パワー素子と、これ
を制御する半導体素子を搭載した半導体装置に関するも
のである。
【0002】
【従来の技術】従来のこの種の半導体装置の製造方法及
び構造例を図について説明する。図4及び図5におい
て、1はリードフレームで、この同一リードフレーム1
上に、パワー素子2とその制御用半導体素子3が搭載さ
れ、その各々から所定位置にアルミニューム線4及び金
線5をボンディングし、その後外装樹脂6をトランスフ
ァーモールドにより一体樹脂成形される。なおこのとき
リードフレーム1は外装樹脂6中に完全に埋没してモー
ルドされている。7は特性をよりよくするためにリード
フレーム上に搭載されている受動素子である。また制御
用半導体素子3は、パワー素子2の裏面がコレクタ電位
となるため、コレクタリードフレーム以外の外部リード
部にアイランドを設けて搭載されている。
【0003】一方、コレクタ裏面を絶縁する方法とし
て、フルモールドタイプにする方法があるが、安全な絶
縁耐圧を得ようとすると、放熱性が悪くなり、パワー的
制約を受ける。又、フィンが露出したものでは、シリコ
ン系の絶縁シートを介して取付ける必要があった。さら
に材質の熱膨張係数に関係して、銅系リードフレームに
パワー素子を直接搭載するので、半田が熱疲労し、10
mm程度の大きなチップになるとチップが割れることもあ
る。
【0004】
【発明が解決しようとする課題】従来の半導体装置は、
以上のように構成されているので、パワー素子の発熱に
より、リードフレームとパワー素子との熱膨張係数に差
があることから、半田の受けるストレスも大きくてクラ
ックが入り易く、又、完全に樹脂成形されているため、
放熱性も悪い等の問題点があった。
【0005】この発明は上記のような問題点を解消する
ためになされたもので、パワー素子による発熱を効率良
くすると共に、熱膨張係数の違いによる半田劣化を小さ
くし、信頼性を向上させ、しかも半導体装置の取扱いを
容易にすることを目的とする。
【0006】
【課題を解決するための手段】この発明に係る半導体装
置は、リードフレーム裏面を外装樹脂表面に露出させる
とともに、パワー素子のリードフレームへの取付けを、
絶縁層を含む3層構造としたものである。
【0007】
【作用】この発明における半導体装置は、リードフレー
ム裏面を外装樹脂表面に露出させることより、パワー素
子の放熱効率をよくし、またパワー素子を3層構造で取
付けることで、熱膨張の影響が少なくなり、半田劣化を
軽減する。
【0008】
【実施例】実施例1.以下、この発明の一実施例を図に
ついて説明する。図1において、1〜7は上記従来例の
ものと同一部品を示しているが、リードフレーム1の裏
面は外装樹脂6の表面に露出した状態でモールドされて
おり、かつパワー素子2は、ヒートシンク1上に形成さ
れたAlN薄膜10と、その上に形成されたNiメッキ
層9の3層構造の上に半田付けされている。なおその他
は従来例のものと同様である。
【0009】以上のように、リードフレームの裏面を外
装樹脂表面に露出することにより、パワー素子の放熱が
効率よく行われ、かつパワー素子を3層構造で取付ける
ことで、熱膨張の影響が少なくなって、半田劣化を小さ
くできる。
【0010】実施例2.なお、上記実施例では、3層構
造の下層にAlN薄膜10を設けたものを示したが、こ
のAlN薄膜の代わりにアルミナ(Al)薄膜1
1を用いてもよい。なおアルミナはAlN薄膜に比べる
と熱伝導の点で少々落ちるが、コスト的には安い。
【0011】実施例3.さらに又、実施例1のAlN薄
膜の代わりにエポキシ薄膜12を用いてもよい。なおこ
のエポキシは熱伝導性の点でAlNに比べるとかなり落
ちるが、メタライズ層として銅箔13が作れるため、大
きな電流容量がとれるメリットがある。
【0012】
【発明の効果】以上のようにこの発明によれば、リード
フレームの裏面を外装樹脂の表面に露出してモールドす
るとともに、パワー素子を絶縁層を含む3層構造で取付
ける構造としたので、放熱を効率よく行い、又半田劣化
も小さく、信頼性の高いものが得られる効果がある。
【図面の簡単な説明】
【図1】この発明の実施例1を示す断面図である。
【図2】この発明の実施例2を示す断面図である。
【図3】この発明の実施例3を示す断面図である。
【図4】従来のこの種の半導体装置を示す平面図であ
る。
【図5】図4の側面図である。
【符号の説明】
1 リードフレーム 2 パワー素子 3 制御用半導体素子 4 アルミニウム線 5 金線 6 外装樹脂 7 受動素子 8 半田 9 Niメタライズ層 10 AlN薄膜 11 Al薄膜 12 エポキシ薄膜 13 銅箔
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/29

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 リードフレーム上に、パワー素子と、こ
    れを制御する半導体素子を搭載し、これらを樹脂で一体
    成形してなる半導体装置において、上記リードフレーム
    の主面上に、薄膜絶縁層と、さらにその上にメタライズ
    層を形成し、このメタライズ層にパワー素子を半田付け
    するとともに、このリードフレームのパワー素子搭載部
    の裏面を外装樹脂表面に露出した状態で一体にモールド
    したことを特徴とする半導体装置。
JP3325177A 1991-11-12 1991-11-12 半導体装置 Pending JPH05136294A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3325177A JPH05136294A (ja) 1991-11-12 1991-11-12 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3325177A JPH05136294A (ja) 1991-11-12 1991-11-12 半導体装置

Publications (1)

Publication Number Publication Date
JPH05136294A true JPH05136294A (ja) 1993-06-01

Family

ID=18173874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3325177A Pending JPH05136294A (ja) 1991-11-12 1991-11-12 半導体装置

Country Status (1)

Country Link
JP (1) JPH05136294A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878441A (ja) * 1994-09-06 1996-03-22 Nec Corp 半導体装置
JP2018018952A (ja) * 2016-07-28 2018-02-01 三菱電機株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878441A (ja) * 1994-09-06 1996-03-22 Nec Corp 半導体装置
JP2018018952A (ja) * 2016-07-28 2018-02-01 三菱電機株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP5442368B2 (ja) 直付リード線を備えるicチップパッケージ
JP4262453B2 (ja) 電力半導体装置
US7777246B2 (en) Light emitting diode with inorganic bonding material formed within
US20030011053A1 (en) Semiconductor device
JPH05218233A (ja) 半導体装置およびその製造方法
JPH05304248A (ja) 半導体装置
CN2562364Y (zh) 半导体封装外壳及其安装结构
JP2001118961A (ja) 樹脂封止型電力用半導体装置及びその製造方法
JPH04249353A (ja) 樹脂封止型半導体装置
JPH0637217A (ja) 半導体装置
JPH07176664A (ja) 半導体装置およびその製造方法
CN213212151U (zh) 一种半导体封装结构
US6885562B2 (en) Circuit package and method for making the same
JPH06132441A (ja) 樹脂封止型半導体装置及びその製造方法
JPH09213877A (ja) マルチチップモジュール半導体装置
JPH08204068A (ja) モジュール構造の半導体装置
JPH0758746B2 (ja) 樹脂封止型半導体装置
JPH0878461A (ja) 放熱板付き半導体装置及びその製造方法
JP2002134560A (ja) 半導体装置
JP2561470Y2 (ja) 絶縁封止電子部品
JPH0329307B2 (ja)
JP2504262Y2 (ja) 半導体モジュ―ル
JPS5918685Y2 (ja) 混成厚膜集積回路装置
JP2814006B2 (ja) 電子部品搭載用基板
JPH04171848A (ja) 半導体装置