JPS6057735B2 - アナログ・デイジタル変換器 - Google Patents

Description

【発明の詳細な説明】 この発明はアナログ・ディジタル変換器に関し、特にド
リフトによる変換誤りを補償したものである。

従来のアナログ・ディジタル変換器には、第１図に示す
ようなものがあつた。

すなわち、１は演算増幅器、２は抵抗値Ｒの抵抗器、３
は容量値Ｃのコンデンサであり、これらによつて積分器
が構成されている。抵抗器２には第１のスイッチ４を介
して入力電圧上、（Ｅ、＞０）が供給され、また第２ス
イッチ５を介して基準電圧Ｅ０（Ｅ、＞０）が供給され
る。６は比較器で積分器出力の基・準レベルを設定して
いる。

この積分器は次のように動作する。

演算増幅器１の出力が基準レベルのとき、第１スイッチ
４を閉成し、第２のスイッチ５を開放する。すると入力
電圧上、が演算増幅器１に供給され、出力は門第２図に
実線で示すように、上昇する。この状態をあらかじめ設
定した時間Ｔｌの間継続する。Ｔｉ経過後、第１スイッ
チ４を開放し、第２スイッチ５を閉成する。すると基準
電圧Ｅ。が供給され、第２図に実線で示すように出力は
下降する。この出力が基準レベルに到達するまでの時間
をＴ２とする。以上の動作より、次の式が成立する。ち
−０＝Ｔｌ，ｔ，−ｔ１＝Ｔ２とするととなる。

したがつて、Ｔ２はとなる。

Ｅ２，Ｅｌは一定であるので、Ｔ２は入力電圧の絶対値
Ｅ１に比例している。したがつて、Ｔ２の間だけクロッ
クパルス発生器を動作させると、発生したパルス数は、
入力電圧の絶対値Ｅ１に比例しており、アナログ・ディ
ジタル変換ができた。しかし、実際には演算増幅器１に
はドリフトによつてオフセット電圧が発生しており、今
その大きさを一Δｅ（Δｅ〉０）とすると、このドリフ
トを考慮した積分波形は、第２図に点線で示すようなも
のとなり、次に示す式が成立する。

〜−１１ｉしノ 暴１− 〜νＺｉ（ノ 晶Ｚｌｌ′と
なり、Ｔ２″はとなり、ドリフトが発生すると、アナロ
グ・ディジタル変換に誤りが発生する。

この発明は、上述したドリフトによるアナログ●ディジ
タル変換の誤りを補償したアナログ●ディジタル変換器
を提供することを目的とする。

以下、この発明を第３図乃至第６図に示す２つの実施例
に基いて説明する。第１の実施例は、第３図に示すよう
な構成である。すなわち、１０は演算増幅器て、その反
転入力端子側は抵抗値ｒ１の抵抗器１２を介して第１の
スイッチ１４の接触子に接続されている。第１のスイッ
チ１４は切換スイッチで、その一方の端子には入力電圧
上１（Ｅ３〉０）が供給され、その他方の端子は接地さ
れている。この演算増幅器１０の反転入力端子には、さ
らに抵抗値Ｒ２の抵抗器１６を介してバイアス電圧上，
（Ｅ３〉０）が供給されている。非反転入力端子側は、
抵抗値Ｒ３の抵抗器１８を介して出力端子側に接続され
ている。このようにして、加算器１９が構成されている
。２０は演算増幅器で、この反転入力端子側と出力端子
側は、容量値Ｃのコンデンサ２２を介して接続されてい
る。

また、非反転入力端子側は接地されている。反転入力端
子側には、抵抗値Ｒの抵抗器２４の一端が接続されてい
る。このようにして、積分器２５が構成されている。抵
抗器２４の他端は、第２のスイッチ２６を介して、演算
増幅器１０の出力側に接続されている。また、この抗器
２４の他端には、第３のスイッチ２８を介し・て、基準
電圧Ｅ２（〉０）が供給される。さらに、第４のスイッ
チ３０を介して接地されている。第１乃至第４のスイッ
チとしては、リレーやトランジスタ、ＭＯＳＩＣ等のア
ナログスイッチが使用される。３２は制御器で、第１乃
至第４のスイッチを後述するように開閉制御し、また後
述する計数器３６を作動・停止させるものである。

３４はクロックパルス発生器で、周波数が一定のパルス
を発生する。

３６は計数器で、クロックパルス発生器３４で発生した
パルスを計数するものである。

３８，４０は記憶器で、計数器３６の計数値を記憶する
ものである。

４２は減算器で、記憶器３８の記憶値と記憶器４０の記
憶値の差を求めるものである。

次に、このアナログ●ディジタル変換器の動作を第４図
を参照して説明する。

今、クロックパルス発生器３４は作動状態で、計数器３
６は非作動状態である。演算増幅器２０の出力が、あら
かじめ設定された基準レベルより下の点ａにあるとき、
第１のスイッチ１４を上１側に切換えた状態に、第２の
スイッチ２６を閉成状態に、第３のスイッチ２８、第４
のスイッチ３０を開放状態に、制御器３２はする。演算
増幅器２０には、基準レベルより低い電圧が演算増幅器
１０から供給されるため、出力電圧は積分されて上昇を
始める。そして、基準レベルを越える瞬間の点ｂから所
定時間ちが経過するまで、制御器３２は第１乃至第４の
スイッチに上記の状態をとらせる。期間ζが経過した点
ｃの直後、第１のスイッチ１４を接地側に切換え、第２
のスイッチ２６を開放状態に、第３のスイッチ２８を閉
成状態に、第４のスイッチ３０を開放状態に、計数器３
６を作動状態に、制御器３２はする。すると、演算増幅
器２０にはＥ２（〉０）の電圧が供給され、演算増幅器
２０の出力には期間ちとは逆方向の積分波形が表われる
。この出力波形が基準レベルを横切つた瞬間を点ｄとす
る。点ｄにおいて制御器３２は計数器３６を停止し、計
数器３６の計数値は記こ憶器３８に移動する。点ｃから
点ｄに至るまでの期間をちとする。点ｄから一定の時間
を経るまで、または演算増幅器２０の出力が基準レルよ
ソー定の電圧分だけ下るまで、第１乃至第４スイッチは
そのままの状１態を続け、演算増幅器２０の出力がこれ
らの状態に至つた点ｅの直後、第１のスイッチ１４を接
地側に切換えた状態に、第３のスイッチ２８と第４のス
イッチ３０とを開放状態に、第２スイッチ２６を閉成状
態に、制御器３２はする。

このとき、Ｊ演算増幅器２０へは一？Ｅ３が供給され、
その出力は次第に増加し、やがて基準レベルを横切る。
その点をｆとし、点ｆから期間ちが経過した点ｇまで、
第１乃至第４スイッチは、の状態を保つ。 ４点ｇの直
後、後で説明する期間Ｔ３の間、第１のスイッチ１４を
接地側に切換えた状態を維持し、第２スイッチ２６、第
３スイッチ２８を開放状態に、第４スイッチ３０を閉成
状態に、制御器３２はする。ちの間、演算増幅器２０の
オフセット分＝のみが積分され、出力に表われる。ちが
経過した点をｈとし、点ｈの直後、第１のスイッチ１４
を接地側に切換えた状態とし、第２スイッチ２６と第４
スイッチ３０を開放状態に、第３スイッチ２８を閉成状
態に、計数器３６を作４動状態に制御器３２はする。

このとき、演算増幅器２０に基準電圧ア２が入力され、
演算増幅器２０の出力は下降し始め、やがて基準レベル
を横切るが、その点を点１とする。点１において、制御
器３２は、計数器３６を停止し、その計数値は記憶器４
０に移動する。点ｈから点１へ至る時間をζとする。記
憶器３８，４０に各々計数器３６の計数値が記憶される
と、減算器４２は、この両値の差を算出する。この算出
値は入力電圧上１をドリフトの影響を除去してディジタ
ル化したものとなる。なお、演算増幅器１０を介して、
上１と上３が演算増幅器２０に加えられるとき、オフセ
ット電圧がそれらに加算されるが、その大きさはＩヒＥ
３ｌに比べて非常に小さく第４図に示した積分波形の傾
斜方向に変更を与えないものとする。次に上述したよう
にして、アナログ・ディジタル変換できる理由を示す。

今、演算増幅器１０のオフセット電圧を一Δｅ１（Δｅ
１〉０）、演算増幅器２０のオフセット電圧を一Δｅ（
Δｅ〉０）とする。点ｅから点ｄにおいて、次の式が成
立する。ここで、ｃｍｂ＝ち、ｄ−Ｃ＝Ｔ２とするとま
た、点ｆから点１において、次の式が成立する。

ここで、ｇ−ｆ＝ち、ｈ−ｇ＝Ｔ３、ｉ−ｈ＝ζとする
と、（７）−（９）を求めると、 ここで、ちを と定め、これを［相］式に代人すると、 となる。

また、ζは（９）式よりＥ２は数Ｖ１ΔＥｌ，Δｅは１
０ｒｒ１■前後の電圧のときであるから、（１３）式は
Ｒ３Ｅ３ となる。

（１４）式で一（を左辺に移項し、両辺
Ｒ２Ｅ２に一Δｅを掛けると、 となる。

？Ｅ３をが成立するように選べば、−Δｅ・（ｈ上Ｊｔ
ｌ一 Ｒ２Ｅ２ζ）
は、（Ｔ２−Ｔ４）Ｅ２に対して十分に小さいので無一
視できる。

したがつて、（１２）式は、が成立するので、期屓ｈ＜
５ｔ，で、クロックパルス発生器を動作させて、そのパ
ルス数の差を求めれば、オフセット電圧の影響を受ける
ことなく、入力電圧Ｅ１をディジタル化することができ
る。

また、これらのオフセット電圧がドリフトしても、その
影響を受けない。以上の内容を具体的な例を挙げて説明
する。

今、？＝１，？＝１，Ｅ３＝０．５Ｖ，Ｅ２＝５Ｖ，Ｅ
１＝５Ｖとし、演算増幅器１０，２０のオフセット電圧
が各々Δｅ１＝１０ｍｖ，Δｅ＝１０ｒｎＶであるとす
る。期間ちは周波数が一定であるクロックパルスで数え
るものとし、ｔ１＝５００００（発）と定める。もし、
ドリフトがまつたくなければ、Ｔ２は（３）式よりとな
る。

これに上記の値を代人してが導びかれる。

すなわち、入力電圧５■が５００００発のパルスで表わ
される。しかし、各演算増幅器１０，２０が温度変化等
でドリフトして上記のオフセット電圧が生じると、とな
り、真価５００００に比べて３０１の誤差を生じる。

この装置によれば、（７）式より（５＋０．５＋０．０
１＋０．０１）×５００００＝（５−０．０１）Ｔ２（
９）式より ゆえに、 が求まり、この装置によれば、５Ｖの電圧を５００００
発程度のパルス数で表わす場合は、１０ｒ］１■程度の
ドリフトが生じても誤差として、結果に影響はない。

上述の実施例では、ちを と定めて、アナログ・ディジタル変換を行つているので
、完全にドリフトの影響を除去できない。

しかし、第４図に示した！とＴ３＋Ｔ４とを完全に等し
くできれば、理論的には完全にドリフトの影響を除去で
きる。すなわち、（９）式にＴ２＝Ｔ，＋Ｔ４を代人す
ると、となり、（７）一（２８）より Ｌ１ となる。

よつて、完全にドリフトの影響を除去できる。第５図は
らとＴ３＋！との関係を理想的な状態に接近させる方法
を示す。第５図では、第４図のちに相当する部分をＴｘ
Ｏ、ＴＸｌ、ＴＯ２・・・・、Ｔ，に相当する部分をＴ
ｙＯ．．ｔｙｌｔｙ２・・・・と表わしている。第５図
ａは、電源を投入した直後の第１回目の積分動作である
とする。この時点ではＴｘＯを決定するためのＴｙの情
報が無いためＴｘＯは ，−．（ＸＶ−ゞＺＶ−ー
−と決定し、この装置を作動させる。

するとＴｙＯが決定される。第５図ｂはＴＸｌをとして
、作動させた場合の積分波形である。

この作動結果によつて、Ｔｙｌが決定される。第５図ｃ
は、ＴＸ２をとして作動させた場合の積分波形である。

同様に、このような操作、すなわち前回の積分結果によ
つて得られたＴ，によつて、次の積越の際のＴ３を決定
するという操作を繰返すと、入力信号上１が変化しない
限り、Ｔ２−Ｔ４は理想的な値に接近していき、ドリフ
トの影響を除去したアナログ●ディジタル変換ができる
。第６図は、第２の実施例で、第１の実施例に、バッフ
ァ増幅器４４と基準電圧増幅器４６を付加し、バッファ
増幅器４４、基準電圧増幅器４６間に第５のスイッチ４
８を設けたものである。

この装置では、第４図の点ｇから点ｈの期間で、第５の
スイッチ４８、第４のスイッチ３０を閉成状態に、第３
のスイッチ２８を開放状態にする。点ｃから点ｅ１点ｈ
から点１の期間、第５のスイッチ４８、第４のスイッチ
３０を開放状態に、第３のスイッチ２８を閉成状態にす
れば、バッファ増幅器４４、基準電圧増幅器４６のドリ
フトも、演算、増幅器２０のドリフトに含めて補償でき
る。また、バッファ増幅器４４のみを第３図の第２乃至
第４のスイッチと抵抗器２４との間に設置しても、その
ドリフトは、演算増幅器２０のドリフトに含めて補償で
きる。

【図面の簡単な説明】

） 第１図は従来のアナログ・ディジタル変換器の概略
構成図、第２図はその積分波形図、第３図はこの発明に
よるアナログ・ディジタル変換器の第１の実施例の概略
構成図、第４図は積分器の積分波形図、第５図ａ乃至ｃ
は期間Ｔ３を決定する過程５の積分器の積分波形図、第
６図は第２の実施例の概略構成図である。 １４・・・・・・第１のスイッチ、１９・・・・・・加
算器、２５・・・・・・積分器、２６・・・・・・第２
のスイッチ、２８・・・・・第３のスイッチ、３０・・
・・・・第４のスイッチ、３０２・・・・・・制御器、
３６・・・・・・計数器、３４・・・・・・クロックパ
ルス発生器。

Claims (1)

【特許請求の範囲】
1. １ 絶対値がＥ＿３であるバイアス電圧が抵抗値ｒ＿２
   の抵抗器を介したて供給されると共に第１のスイッチを
   介して上記バイアス電圧と同一極性の入力電圧が入力さ
   れる加算器と、第２のスイッチを介して上記加算器の出
   力が入力され第３のスイッチを介して上記入力電圧と反
   対極性で絶対値がＥ＿２である基準電圧が入力され第４
   のスイッチを介して接地される積分器と、周期が一定の
   クロックパルスを発生するクロックパルス発生器と、こ
   のクロックパルス発生器のパルスを計数する計数器と、
   上記第１乃至第４のスイッチおよび上記計数器における
   上記クロックパルスの計数動作を制御する制御器と、上
   記計数器の第１及び第２の計数動作における計数値の差
   を求める減算器とを含み、上記制御器は、第１および第
   ２のスイッチを閉じ第３および第４のスイッチを開いた
   状態を上記積分器の出力が基準値にある時点から第１の
   設定時間ｔ＿１だけ保持させ、次いで第３のスイッチを
   閉じ第１および第２および第４のスイッチを開いた状態
   で上記積分器の出力が基準値へ戻るまでの時間ｔ＿２だ
   け上記計数器に第１の計数動作を営ませ、上記積分器の
   出力が基準値にある時点から第２のスイッチを閉じ第１
   および第３および第４のスイッチを開いた状態を第１の
   設定時間ｔ＿１だけ保持させるとともに第４のスイッチ
   を閉じ第１および第２および第３のスイッチを開いた状
   態を第２の設定時間ｔ＿３だけ保持させ、次いで第３の
   スイッチを閉じ第１および第２および第４のスイッチを
   開いた状態で上記積分器の出力が基準値へ戻るまでの時
   間だけ上記計数器に第２の計数動作を営ませるよう構成
   され、第２の設定時間ｔ＿３はｔ＿３＝ｔ＿２−（ｒ＿
   ３Ｅ＿３／ｒ＿２Ｅ＿２）ｔ＿１に設定されることを特
   徴とするアナログ・ディジタル変換器。