JPS6057751A - オ−バ−ラツプ処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は、オーバーラツプ処理方式に関し、特に、電話
回線を介してデータ伝送、またはファクシミリ伝送を行
うための変復調器に、ディジタル信号処理回路を用いた
場合のオーバーラツプ処理方式に関するものである。

従来技術 音声電話回線を利用して行われるファクシ４１Ｊ伝送、
あるいはその他のデータ伝送「おいては、符号伝送のた
めに変復調器が用いられる。変復調器番は、ディジタル
な信号処理回路により構成することができる。

ディジタル信号処理を行う場合においては、機能をサン
プル値動作式に表わし、これらの動作式が例えばｎ個の
ステップからなる場合には、ｎ重にオーバーラツプさせ
ることにより並列処理を行い、高速処理が可能となる。

この場合、注意すべき点は、フィードバック・ループが
存在する場合であり、この場合には予測等を行う必要が
ある。

しかし、動作式が２つの項のコンボリューションの形に
なる場合には、相互の処理の遅れが伝送遅延という形で
現われるだけのことがある。このことは、機能構成を行
う場合に利用すべきであるが、従来、この点について、
は明確にさねておらず、補償することは行われていない
。

なお、サンプル値動作式を多重にオーバーラツプする並
列処理に変換して、高速処理を行わせる変復調方式は、
本発明者によって特願昭５６−１４７１８８号「変復調
方式」として提案されている。

目　的 本発明の目的は、上記のような従来不明確にされていた
点を明確化し、動作式が２つの項のコンボリューション
の形で表わされる場合でも、相互の処理の遅れが伝送遅
延のみとならず、機能構成上融通性に富むディジタル信
号処理を広範囲に゛適用することができるようなオーバ
ーラツプ処理方式を提供することにある。

構　成 以下、本発明の構成を、原理説明と実施例により説明す
る。

本発明は、数理的にめたサンプル値動作式に対し、コン
ボリューションとなる点において分割し、各分割ごとに
処理ユニットを割り当て、各ユニット間を共通メモリを
介し連絡することにより分割構成を可能にするものであ
って、第５項の「ディジタル信号処理回路」の説明およ
び第５Ａ図〜第５Ｃ図により詳細が述べられている。

原理および実施例を次の順序で説明する。

（１）変調機能のサンプル値動作式、ｅ）検波のサンプ
ル値動作式、Ｏ）同期制御のサンプル値動作式、（４）
動作確立機能およびディジタル処理周辺回路、■）ディ
ジタル信号処理回路、句微細加工による構造。

１変調機能のサンプル値動作式 変復調機能なｌ４ｒｌｉ、するために、変復調動作式を
サンプル値処理ユニットによってリアルタイムに処理す
る。変調側においては、周波数帯域が音声帯域に制限さ
れ、周波数変動のある回線を伝送できるような変調波形
を作るための動作式を作る。

変調波形は次式で表わされる（前記出願明細書参照）。

ｆ（ｔ）＝Ａ（ｔ）　ａ　ｏ　ｓω。′ｔ−Ｑｔ）ｓ　
ｉｎω、′ｔ、、、（１，ｏ）となる。ここでω。′は
搬送周波数で伝送帯域幅のほぼ中心に当り、Ａ（ｔ）ｊ
　Ｂ（ｔ）は包絡線波形である。

これをサンプル値処理ユニットによって作る場合におい
ては、サンプリング間隔を機能ごとに適正に配分する必
要がある。先づ、上記動作式のキャリア部分とボー信号
部分のサンプリング間隔を同じにすることは明らかに不
合理である。これらに対してそれぞれＴ、およびＴ、な
るサンプリング間隔を配分することとする。さらに、こ
れら部分の境界をどこにするかを考えるには、画部分の
中間にサンプリング間隔Ｔ□なるベースバンド部を設定
して考えるのが妥当である。

ここで、ボー信号、ベースバンド信号、およびキャリア
信号のサンプリングにおけるサンプリング番号をそれぞ
れｉ、ｍ、ｎとすると、 であるとする。ここで、〔工〕なる記号はＩの値を越え
ない最大の整数であることを意味する・ベースバンドか
ら見た伝送特性によってキャリア部分の伝送特性の評価
ができるようにするには、変調搬送波は余弦項振幅を実
数部、正弦項振幅をＪｌ！！数部とする複素数として扱
うべきである。これをＦ　（ｔ）と表わす。サンプリン
グ間隔の異なる部分の接続によって伝送特性の変形があ
り、これを明らかにするために −ｍ　Ｔｌ とおきＦ（ｍＴユ）の１変換を考える。即ち、Ｚ（Ｆ（
ｍＴ、））−Ｆ（ｏ）＋Ｆσｌ）　ｘ−”　＋　Ｆ　（
２ＴＩ　）　ｚ４十ミＦ←）　・・・（１，２） とする。キャリア信号のサンプリングを行う場合におい
ては、ベースバンドサンプリング間隔Ｔｌの間にＦ　（
ＭＩＴＩ）なる値が保持されてＦ’　（ｎＴ）が得られ
るものとすると、 Ｚ　ＣＦ’　（ＺＬＴ）　）＝Ｆ（ｏ）Ｈω）＋　Ｆ　
（ＴＩ）　Ｈ（ｐ）ｐ−”＋Ｆ　（２Ｔ、）　Ｈ＃）ｐ
−２に＋・・・・・−Ｆ　（ｐ−”）　Ｈ（ｐ）−Ｆ’
φ）　・・・（１，５）ここで ”−ｚ、ｈｓｍＴ□／Ｔ であり のように表わされる。ｕ（ｔ）は変調搬送波のスペクト
ルを角周波数Ｆ！囲 ”１　＜　ｗ　＜　、ｓ に限定するための関数であり、ｄ□は次のような複素数
である。

ｄ１冒ａ１＋　ｊ　ｂｌ ａｉ、ｂ工は変調エレメント１に含まれるデータビット
の論理値組合せのそれぞれに対応して定められるもので
ある。（１，５）式の２変換を行うこと・によって、 Ｆ（・）−１Ｘ、　、！　、ｕ　（ｍＴ、−１Ｔ、）　
ｄｌｚ−”−、ｚ。

これを（１，３）式に代入すると、 ｐ’（，１／ｋ）、、、　Ｊ’　、　、−１Ｔ、／ｒｌ
峰）Ｈ（ｚｌ／’Ｉｃ）１−に−Ｍ　ｉ ・・・（Ｌ　７） Ｈは明らかにＦ　（ｍＴよ）を０次ホールドすることに
よって〆（ｎ　Ｔ　）　を作る場合における特性の変形
を表わしている。これを補償すると云う考え方から、 なるｒＪＩＪ数を考え、 ）　（！ＩＩＴＩ）：Ｅ　Σ　び（ｍＴ、−１Ｔ、）ｄ
□　−−−（１，９）１−に−舅 を定倍する。そして、Ｆ　（ｍＴ□）を０次ホールドす
る代りにＦ　（ｍ　Ｔｌ　）を０次ホールドすると変形
Ｈω）を補償した元の伝送特性が得られる。即ち、Ｕ’
（ｚ）Ｉ−１（ｇ１／”）　−Ｆ（４−−−（＋、　１
ｏ）となることが（１，６）〜（１，８）式を用いるこ
とによって導かれる。（１，１０）式の２変換の逆をと
ることを考えると、 Ｆ　（ｎＴ）　−Ｈ（ｎＴ）　ＯＦ　（ｍＴｘ）　＊　
＋　＊　（１−１１）のように表わされる。ここで０は
両辺のコンポリ４−ジョンを表わす。これは単に’？”
　（ｍＴ□）の做をレジスタに保持しておくことを意味
している。

ギヤリア信号のサンプリング間隔はＴである。

Ｔは角周波数がω。′である搬送波の一周期より小さく
なければ変調された搬送波を表現することができない。

このことを正確に表わすとサンプリング周波数のまわり
に分布するキャリア信号によってできた側帯波がキャリ
ア信号の帯域に混入してくることである。これはサンプ
リング周波数を大きくすることによってさけられるが、
これとは別にベースバンド信号をサンプリングすること
によって生ずる高次屑波による成分が搬送波周波数のま
わりに分布し、これがベースバンド領域に混入してくる
。これはベースバンド信号をキャリア信号の処理部で０
次ホールドして作った’？”　ＣｒｈＴ）、によるもの
であって、この混入をさけるためにＦ　０　（ｎＴ）　
−Ｇ　（ｎＴ）　０　’？”　（ｎＴ）　・＝　（１，
１２２なるフィルタリングを行う必要がある。Ｇ　（Ｍ
Ｔ）の遮断周波数はω。′によって定められるが、通常
、１８００Ｈ，程度となろう。第１Ａ図は出力端りに変
調搬送波ｆ　（ｎＴ）を出力する演算回路である。

ｆ　（ｎＴ）はｆｆｌｌＡ図の右側の部分に示されるよ
うに、 ｆ　（ｎＴ）　−Ａ６　（ｎＴ）　００１１　＃。’　
ｎＴ−Ｂｏ（ｎＴ）　５ｉｚｔ　ｍ。’　ｎＴ１・（１
，１３） なる形をなすものである。ここで、 Ｆｏ（ｎＴ）−Ａｏ（２１Ｔ）　十ｊ　Ｂ、　（ｎＴ）
なる信号を作るには（１，１２）式の処理を行う。この
処理は第１Ａ図においてＧ工、Ｇ、によって示されるも
ので Ｇ　（ｎＴ）＝Ｇｌ（ｎＴ）＋ｊＧｓ　（ｎＴ）である
。ただ、この形は一般形であって実際的にはＯｓ　（ｎ
　Ｔ　）　−０とおくのが便利である。第１Ａ図のＨな
るプルツクは（１，１１）式で示される保持作用を示す
。このブレツタの入力信号は（１，１１）式右辺第２項
である。Ｈまての処理ステップを説明するために（１，
ａ）式のびを び（ｍＴ□）−Ｐ’（ｍＴ、）＋ｊＱ’（ｍＴ、）　−
（１，１４）のように表わし、更に、 Ｆ　（ｍＴ　ｌ）　−Ａ　（ｍＴ　ｚ　）　＋　ｊ　Ｂ
（ｍＴ１）とすると、 Ｔ　（ｍＴｘ）−Σ　（Ｐ’（ｍＴ、−ｉＴ、）　ａｌ
−Ｑ’（ｍＴ、−ｔＴ、）す１−に−舅 Ｂｔ７！ＩＴ、）−５（Ｐ’（ｍＴ、−ｔＴ、）ｂ、＋
Ｑ’（ｍＴ、−１Ｔｓ）ａ？”°１少１請ｉ−Ｍ σ、即ち、上式ではＰ’、Ｑ’は（１，０式からめられ
るものでＵを変形したものである。Ｕは両側帯波伝送で
は虚数部をもつ必要はない。しかし、ホールド処理によ
る特性の変形を修正するには（１・１５）式に示すよう
に実数部のみならず虚数部も必要になることがわかる。

第１Ａ図のＲＯＭは余弦と正弦ＩＩ数値を記録した読取
専用メモリである。第１Ａ図のＡＩ、　Ａ、　。

Ｂ１　およびＢｓ　はそれぞれ（１，１５）式第１式の
第１゜第２、および第２式の第１．第２項の演算を行う
ものでこの項の関数の変数は λ（ｍ、　ｉ）　＝ｍＴ、−１Ｔ、　＝　（１，１６）
であって、これを引数とする表によってこの関数をめる
。この表の内容はＵの所要スペクトルとその補正式であ
る（１．　ａ）式によってあらかじめ読取専用メモリな
どに計算結果を記録することによって用意される。そし
て、その表を引く引数は第１Ａ図のλなるブロックとそ
の周辺記号によって表わされる処理によってめられる。

この処理は（１，１６）式を差分形に直した λ（ｍｌ　ｉ）　ａｓλ（ｍ−１，ｉ）　＋Ｔ１ｐ　λ
−１）−λ（％１−１）−Ｔ＠鞭・・（Ｂ１７） によってめられる。（ｔｌｓ）式の＆１　＋　ｂｌは第
１Ａ図の表Ｃによってめられる。この表Ｃは変調エレメ
ントに入る送信データビットの系列から作られる数を引
数として索引される。ベクトルｄ□−ａ　＋　ｉ　ｂｌ
の取り得る離散値の個数をＮとすると送信データビット
系列はｊ　ｏｇ　ｓ　Ｎ個のビットごとに区切られ、一
つの区切の中に入った各ビットり論理値の組合せで作ら
れる数に１の差分を第１Ａ図のＲ□なるメモリによって
とり、それを引数としてＣの索表が行われる。この表の
内容は復調器における上記ｄ□の離散値の誤識別がより
少くなるように設定される。

第１Ｂ図は第１Ａ図のＢ、、Ａ、の部分の詳細図で−’
ｋｅ’に−１１・・・・は表Ｃの出力を記憶するシフト
レジスタである。また、〆　Ｑ／なるブロックはその入
力値によってＰ’　（ｍＴ□）、Ｑ’（葱Ｔ、）なる関
数表を索引する操作を行うことを表わす。

ボー信号、ベースバンド信号、およびキャリア信号への
サンプリングレイトの配分はそれぞれｌ／Ｔ、、１／Ｔ
□およびｌ／Ｔ　となるが、ボー信号は変調速度から定
まる２、４ＫＨ，によって処理されることとなるから、
その他のサンプリングレイトは２−４　Ｋ　Ｈｚの整数
倍になる。搬送周波数のまわりにベースバンドサンプリ
ングによって生ずる側帯波がベースバンド帯に入るのを
防止するには、上述のようにＧ（ｎＴ）によって行う。

従って、問題はキャリア信号サンプリング周波数、およ
びベースバンド信号サンプリング周波数のまわりに分布
する側帯波がさけられる条件を探せばよい。

実現上妥当と考えられるサンプリングレイトの配分はボ
ー信号、ベースバンド信号、およびキャリア信号に対し
、それぞれ、 （１）２．４ＫＨ，，２，４ＫＨ，、およびｏ、ｅＫＨ
ｘ（２）２．４ＫＨ，，４，８ＫＨｉ、および９．６Ｋ
Ｈ。

の２つが考えられる。α）の条件では（ｔ、１Ｓ）式に
おいてｍ　−ｋとなって ？’　＜ｘＴ、＞　−Ｕ’　（ｋＴ、）　ｏ　ｄＯｃ＞
なるコンボリューションによって表わされることとなり
、Ｕ’（ｋＴ、）はディジタルフィルタとして実現でき
る。しかし、ベースバンド信号サンプリング周波数のま
わりに分布する側帯波をベースバンド信号から分離する
には上記のディジタルフィルタは理想濾波器に近いもの
となる。そして、ベースバンド信号に接近して上記側帯
波があり、α）の条件では実現を不可能にする要因であ
る。■の場合は上記側帯波とベースバンド信号の所要帯
域の間にあそびの領域をとることができる。彼達のよう
に１００Ｈ！程度の帯域のバックワードチャネルの設定
する余裕を作ることができる。

なお、第１Ａ図において、（、）　、　（１，）、およ
び（０月まそれぞれサンプリンダ間隔がＴ、Ｔ、、およ
びＴ。

であるサンプル値処理部であることを示す。また、Ｔ、
なる処理部からＴ８　なる処理部のλなるブロックへの
入力を示しであるが、これはλの内容なＴ、ごとにクリ
アすることを意味している。λについては（１，１７）
式の計算のためのものであることを述べたが、実際に（
１，１Ｓ）式などをｒＡ算する場合においては現時点を
に−Ｑとして計算することになる。これに合わせるには
Ｔ、ごとにλをＯとすればよい。第１Ｂ図において％　
ａｌ（＃　’に−４＃　・・・・・・ｇ　＆に一つによ
ってｆｆ４１ｆｉａされるシフトレジスタはＴ、なる間
隔で更新されるもので第１Ｂ図の他の部分と異なる間隔
になる。第１Ｂ図に示す回路を全部同じりはツクで処理
できるようにするには、第１Ｂ図は第１Ｃ図のようにシ
フトレジスタの各段にダミーを入れる必要がある。但し
、これは■のサンプリングレイト配分の場合である。第
１Ｃ図で（、）の部分は２．４ＫＨ，、（ｂ）の部分は
李。５ＫＨ。

で、それぞれサンプリングする。

２検波のサンプル値動作式 変調器から出された変調搬送波は回線を通して復調器に
受信される。復ｍ器入力の受信波は、もし、回線に周波
数、および位相変動がなければＲ’　％）−ｒ□（ｔ）
ｏｏｓ←ｏ’　ｔ）　−ｒｓ　（ｔ）　ｓ　ｉｎ　（”
ｏ’　ｔ）のような形になる。しかし、一般に変動があ
るからこのような形にはならない。検波のサンプル値動
作式をめるには受信側の基準によって受信波を定理する
必要がある。従って、受信波はＲ（ｔ）−ｒ□（ｔ）ｃ
ｏｏ　（ａ＋、ｔ＋αｏ　（ｔ））　−ｒ　−）ｓ　Ｌ
　ｎ　（ｍ　ｏ　を十αｏ（ｔ））・・・（２，１） となる。これはω。を中心としてその近にうに分布する
スペクトルでこれをベースバンドに近い信号として取扱
うために、先づ、 ＠　’（ｔ）−Ｒ（ｔ）。ｊ（ａｙ。ｔ＋Ｊｔ））−ｅ
（ｔ）ｅ””）　−−−（２，２）を作る。ここで である。（２，２）の操作を行う場合においては高調波
が発生する。これをさく除して−２にＷ〜２πＷにスペ
クトルを限定する必要がある。このために次のようにξ
（１）なる単位応答をもつフィルタリングを行う。

２←）−６＆）＊ξ（１） ここで ｚ（ｔ）＝　”（ｔ）＋　１ｙ　（ｔ）　ｅ　ξ（１）
−η（ｔ）＋ｊζ（１）であるとすると、 ｘ（ｔ）−ｖ（ｔ）　Ｏ＠。（ｔ）＋ζ（ｔ）　Ｏｅ８
（ｔ））　・・・（２，４） ｙ（ｔ）−η（ｔ、）　Ｏｓ、（ｔ）−神）　Ｏｅｏ（
ｔ）となる。検波の目的はｒよ（ｔＪ　、　ｒ、（ｔ）
をめることにあるが、このためには（２，２）式のθ（
１）をα。（１）に近づける必要がある。このためには
制御が必要でこれについては後述する。

受信波を検波する動作式をめるには（２，１）式におけ
るα。（１）　は測定不可能な量とし、Ｒ（ｔ）が測定
されａｏｓω。ｔ、ｓｉｎω。ｔが復調器で作られるも
のであると考える。これをサンプル値処理回路で発生さ
せたときのサンプル値によってｅ。、・６を表わすと、 のようになる。復調側においても送信側と同じ−ように
キャリア信号部分とボー信号部分があって全部同じサン
プリング間隔で処理するのは不合理であり、やはり、サ
ンプリングレイトの適正配分を考える必要がある。しか
し、復調側でマルチレイト系とする場合にはスキップサ
ンプリングを行うこととなってスキップによる不要波が
発生する。

この影Ｏがさけられる条件を満足する配分法かあるかど
うかが問題である。このため（２，４）において、先づ
、ダなどをダ。とｌに分割し、η。には１／Ｔ、η′に
はｌ／Ｔ□を配分する場合の可能性ある条件を探してみ
る。先づ、例として（２，４）式右辺第１項を ｘ′（ｔ）−ηｏ（ｔ）　Ｏ５ｏ（ｔ）＋η’　（ｔ）
　Ｏ’　ｃ　（ｔ）　・・・（２−６）のように分割し
、右辺第１項においてｔ−ｎＴとｚ、　（ｎＴ）　ａｔ
）。（ｎＴ）　Ｏ＠１゜（ＸＬＴ）　−−−（２，７）
とおいて ｎ　”Ｋｉ　（Ｋ、ｉは愁数） とおき、Ｕ　（ｎＴ）をｕｎｉｔ　５ｔｏｐ関数とし、
ｘ、（ｉＴ、）＝Ｕ（ｎＴ：ｎ−Ｋｉ）　ｚ、（ｎＴ）
　・・（２，８）なるスキ７１４６号ｘ、　（１Ｔ、）
　を考える。ここで、（ｎＴｓｎ−Ｋｔ）なる表示法は
ｎ　ｔ−にで１また値のうち整数となるよりな１をとる
ことを意味している。このｘ　ｚ　（ｔ　Ｔ　ｚ　）に
スキップサンプリンダ定理を適用すると工、（ｉＴ、）
の２変換は・・−（２，Ｐ） となる。ここで、ｚ−ｐｋである。一方、（２，７）式
の２変換をとれば ｘｘ　（ｐｌ−’ｌｏ　ｆｐ）　・ａａｉ）　−−−（
２，１ｏ）となるが、これに対して（２，９）式右辺の
各項においてｐの代りに 、。５２πλＡ とおいた項が現われることになる。これらの式にｊ６１
’ｊ おいてｐ−・　とおくことによってスキップ信号による
スペクトル分布がまる。これらのスペクトル分布におい
てλ−〇の成分は所要波であって、このほかλＮＯなる
不要波がサンプリング周波数のｌ／にの間隔で発生する
。従って、ボー信号のサンプリング周波数のまわりの不
要波とボー信号所要帯域を区別できるためにはボー信号
の、所要帯域が遮断周波数がボーレイトの手分の理想濾
波器によるもの、即ち、ナイキス）Ｗ域に等しくなって
いなければならない。この条件を送信暢で満足させるに
はサンプリングレイトの配分法が２、４．４．８．９．
６ＫＨ，の場合にベースバンドでナイキスト帯域伝送に
近づける必要がある。しかし、復調側においてサンプリ
ングレイトを配分する場合においては、変調器の配分と
同じにしても意味がないことがスキップサンプリング定
理から云えるから、２．４　、２．４　、９．６ＫＨ，
とする必要がある。この場合、変調側のベースバンドに
相当する部分、即ち、（２，６）式のη′のサンプリン
グはボー信号のサンプリングと同じになるからり′の処
理は次の段に接続される自動等化器のトランスパーサル
フィルタで行われることとなる。この場合、トランスパ
ーサルフィルタの入力信号は（２，４）　式をサンプル
値で表わした次のような式になる。

Ｌ−Ｔ、／Ｔとし、て、 ｘ　ＱｃＴ、）　−Ｕ　（ｎＴ　；　ｎ−Ｌｋ）　（（
η、　（ｎＴ）　Ｏ＠ａ　（ｎＴ））＋（ζ。（ＸＩＴ
）０・、（ｎＴ）））ｙ　（ｋＴ、）　−Ｕ　（ｎＴ　
；　＊−Ｌｋ）　（（７゜（ｎＴ）　Ｏｓ、　（ｎＴ）
　）−（ζ。（ｎＴ）　Ｏｅｏ（ＸＩＴ）））・・・（
２，１１） 勿論、この信号にはボー信号の所要帯域に不要波が密接
して分布する。しかし、次に接続される自動等化器にお
いてこの不要波をさく除できる。

即ち、後述のように自動等化処理におけるトランスパー
サルフィルタがナイキスト帯域伝送となるように行われ
る。これは！域外の信号があるかぎり検波信号の３ラー
″ｘ　（ｋＴａ　）　＃　ｔ　Ｙ（ｋＴ　ｓ）が発生し
、Ｍ　（ｋＴ、）　ｆｉｔｘ２（ｋ’ｒ、）　ｌ、”　
（ｈＴ、）　が小さくなる方向にタップ系数の自動調整
が行われることによるものである。

第２Ａ図は、（２，１１）式を処理する場合の処理回路
であり、次の段の自動等化処理の入力となる信号工（ｈ
Ｔ、）　＃　ｙ　（ｈＴ、）は第２Ａ図の９．ｌＯなる
レジスタの出力を間隔Ｔ、ごとに参照することによって
得られる。第２Ａ図の（０）なる区間はサンプリング間
隔Ｔ、のサンプル値処理回路である。（ＩＬ）なる区間
はサンプリング間隔Ｔのサンプル値処理−路で８なる部
分は（２，１１）式の＊で示されるコンボリューション
とそれに関連する表示の処理を行う。

７は受信側の復調回路入力端子で６によって７のア４す
ｐグ信号がディジタルに変換される。ｌ、２゜δ、４．
５で示される回路は（２，５）式を処理するもので蛋に
はｅ、　（ｎＴ）を、５にはｅ、（ｎＴ）を出力する。

以上は変復調側のサンプリングレイトの配分をそれぞれ
２．４．４−８−９．６ＫＨ２，＄３よび２．４．２．
４．９．６ＫＨ，とし、ナイキスト帯域の伝送を行って
全てディジタルなサンプル値処理を行う場合であるが、
必ずしもナイキスト帯域の伝送でなくても適用できる回
路は第２Ｂ図に示す。

第２Ｂ図においては６が受信側の復調回路入力端子で１
．２．３．４．δで示される回路は（２−５）式を処理
する。しかし、ｆｌｌＩ２Ｂ図（ｂ）なる部分は線形な
アナリグ処理回路で１．ζなどは（２，４）式のそれを
示す。一方、（ａ）なる区間キャリア信号のサンプル値
処理回路でディジタルな処理回路である。

そして、牛、５はアナリグ・パイ・ディジタル掛算器で
その入出力はアナログ区間である。第２Ｂ図（Ｑ）は、
サンプリング間隔Ｔ、のディジタルなサンプル値処理回
路で（→のアナログ区間の部分は、８．９によって示さ
れるアナログ・ディジクル変換器によってディジタル値
に変換されて（０）なる自動等化処理に入力される。

自動等化の動作式は、前述の出ｈＩＤＡ細書に述べる式
においてｔ　−ｈＴ、とおくことによってめることがで
きる。ただ、これを処理回路によって計算する場合はに
−０とした式を計算することになる。先づ、伝送路に対
して直列に入るトランスバーサルフィルタの場合にはＸ
　ＱｃＴ、）、　Ｙ　（ｋＴ、）をトランスバーサルフ
ィルタの出力信号の値とすると、 Ｘ　（ｋＴ、）−Σ　（ａｏｓ＃　ＱｃＴ、）　（ｉｌ
ｘ（（ｋ−１）Ｔ、）−δ１ｙｉ−０ （（ｋ−１）　’ｒｓ）　） −Ｏ１ｎθＱｃＴｓ）　（１１７（＞−ｔ）’ｒ、）＋
δ、ｘ　（ｏｃ−ｔ）Ｔ、）））Ｙ（ｋＴ、）−Σ　（
ｃ　ｏ　ａａＱｃＴｓ）　Ｊｙ　（Ｏｃ　ｉ）　Ｔｌ）
＋δ１ｘ１誠０ （（ｋ−１）　Ｔ、） 十ｓｉｎθ（ｋＴ、）　（７□Ｘ（Ｏｃ−１）Ｔ、）−
６１７（ＨＴ、）））、　、　＠＜２．１２） この式におけるｘ、ｙは（２，４）、または（２，１１
）である。従って、自動等化処理回路は第２Ｃ図のよう
になるが、この回路の入力は第２Ａ図、また第１第２Ｂ
図の出力になる。第２Ｃ図の処理回路には、θなどを入
力する必要がある。この変数は（２，１２）式にも示さ
れている。これらについては次の項において述べる。第
２Ｃ図において、Ｔ、なるブロックはトランスバーサル
フィルタのタップの信号レジスタでγ６ｔδ６ｔｒｚ＊
δ１　ｖ　””’１Ｍ−１’δ）Ｉ−１はタップ係数で
ある。タップ係数をめる式は検波信号の信号エラーから
められる。この場合、検波信号は（２，１６）式でめら
れる値を、さらに後述のような並列自動等化器の補正を
受けたＸ’、Ｙ’である。

によってめることができる。即ち、 ｙｉ（ｈ＋Ｑ　−ｒ、＞）−ａ　ｔ　ＩＱｃＴｓ）　ｚ
　（Ｑｃ−１）　Ｔｓ）　＋ａ　ｇ　ｓ　（ｋＴ、）ｙ
　（Ｏｃ−’）　Ｔｓ） δ、　（ｋ＋１）−６１，に−＞ａａ　Ｉ　ＱｃＴｓ）
　ｙ　（（ｋ−１）　Ｔｌ）　＋ａｇ　＠　（ｋ’ｒ、
）ｘ　（（ｋｔ）　Ｔｓ） ・・−（２，１４） なる差分動作式である。ここで ａ　□ＱｃＴ、）　−ｇ、　（ｋＴ、）　ｏ　ｏｓθ（
ｋＴ、）　＋ｇ　Ｊｓ　ｉｎθＱｃＴ、）ａ、　ＱｃＴ
、）　ｗ−ｓ、　ＱｃＴ、）　ｓｉｎθＱｃＴ、）−＃
ＪａｏｅθＯｃＴ、）・・・（２，１ｓ） である。４ｘとｌｘは信号エラー（２，１ｉｓ）式の予
測値である。（２，１３）〜（２，１６）からなる式は
トランスバーサルフィルタの調整式でその処理回路をｇ
　２　Ｄ図に示す。第２Ｄ図において端子γ。δ０．γ
、δ、。

・・・、γウー、δ、−□に接続されているＴ、なるレ
ジスタと＋なる加算回路は（Ｚ、ｔ４）式の差分動作式
の処理を示すものである。また、第２Ｄ図におけるｘ　
（ｂＴ、）　ｌ　７　（”ｓ）　なる端子から接続され
ているレジスタＴ、からなるシフトレジスタは第２Ｃ図
のものを再提したものである。第２Ｄ図のＬなるブロッ
クで示される部分において、３，４．５”。

６はその入力端子で（２，１５）式の右辺の各項が入力
される。これらの端子からのびる垂直線と水平線の光点
に示されるＸ印は（２，１５）式右辺の掛算を行うもの
で一つの水平線上の２つのＸ印に入力される垂直線の信
号が掛１ｉされて、その水平線上に結果がでてくること
を表わす。また、Ｌブロックの１．２なる出力端子から
下っている２つの垂線は（２，１５）式の左辺を表わし
、それぞれの線上にある＋印に入力される水平線上の信
号を加算する。加算入力に−を付けたものは、引算を行
うことを表わす。第２Ｃ図のＭなるブロックにおいても
以上のＬクロックについての処理方法と類似の方法を用
いるもので、（２，１２）式右辺の大きな項の演算を行
うものである。

なお、以上のようなサンプル値動作式を記述する場合、
サンプリング時刻ｔ　−＊　Ｔ、などを連続な式の変数
に代入した形にしているが、サンプリングクロックには
位相ずれがあってｔ　−ｈＴ、＋△。

およびｔ−２ＬＴ＋△／Ｌ　（Ｌ−Ｔ、　／　Ｔ　）　
とするのが正しい。しかし、処理回路を作る上では、Δ
は影響しないので省いて書くことにする。ただ、ボー信
号のサンプリングクシツクの位相は正確に制御する必要
があるので、この制御機能をとり上げる項において省略
した変数を復活することとする。

ユニット化の都合でキャリア信号のサンプリングクツツ
クの位相も上記の制御にともなって変化することになる
が、これは特性に影響しない。

変調器においては送信データビットが一定数まとまるご
とに変調信号１１ｋを作る。籠は複素数であって与えら
れた有限個のａ数値をもつこれら離散値は複素平面上に
点在する。復調器における検波信号はｔ　−ｋＴ、にお
けるサンプリング値が変調信号の復元値でこの値がらｄ
ｋを判定する。

検波信号のｔ　−ｋ　Ｔ、におけるサンプリング値をＸ
’　（ｋＴ、）　、Ｙ’（ｋＴ、）とし、これらをそれ
ぞれ実数部、虚数部とする複素数を考える。即ち、Ｚ’
Ｑｃ　Ｔ　、）ミＸ’（ｋＴ、）＋　、ＩＹ’（ｋＴ、
）であるとする。Ｚ’（ｋＴ、）は籠の各離散値のまわ
りに位置するが、歪のためにｄｋの離散値には一致しな
い。しかし、ｄｋの各離散値に対応する°点の近くに位
置するＺ’（ｈＴ、）が得られた場合は、そノ”（ｋＴ
ｍ　）　ヲ送ツタ変ａｎ　信号Ｌｔ　Ｚ’（ｋ　Ｔ　ｓ
　）　Ｌ　近イｄｋの離散値であると判定する。従って
％Ｚ’（ｋＴｌ）の複素平面上には籠の各離散値を中心
とする判定領域があり、Ｚ’（ｋＴ、）が入った判定領
域の中心の離散値を判定した変調信号として出方する。

変復調ユニットでは、この判定領域を表として回路化し
ておき、この表の入力にＺ’　（ｋＴ、）　、即ち、Ｘ
’、　Ｙ’を入力することによって上記の＃数値が出力
されるようにする。（２，１５）式の＆ｚ　ｔ　ｂｋは
このれるＸ　（ｋＴ、）　、　Ｙ　（ｋＴ、）をさらに
補正して得られるものである。（２，１２）式は伝送路
に直列に入るトランスバーサルフィルタであり、その出
力の補正は、伝送路には並列に入るトランスバーサルフ
ィルタによって行われる。これら２種類の自動等化に対
して適正な機能配分を行うものである。即ち、とし、そ
の右辺第２項は Ｘ’　ＱｃＴ、）　−Σ二　（ｇ、　ａｋ　７　−　ｈ
Ｔ　ｂｋ−□）で表わされ、これを処理するシグナルフ
目−グラフは＠２Ｅ図に示すようにトランスバーザルフ
ィルタには判定された変調符号が入力される。この判定
帰還用のトランスパー９ルフイルタの糸数は、〜　゛ ｇ７（ｋ十〇−ｇｌ’ｋ）＋α（ａＪ丁Ｂ）　６３．−
７−γＸ　（ｋＴり　ｂ）ｃ−４・・・（２，１９） によってめられる。＠工、億、は（２，１６）式によっ
て与えられるものである。（２，１８）　、　（２，１
９）の処理を行うシグナルフ四−グラフを第２Ｆ図に示
す。

第２Ｅ図において％　Ｔ、なるブロックはサンプリング
間隔Ｔ、ごとに更新されるレジスタで、これらによって
作られるシフトレジスタは、（２，１６）式右辺各項の
ａ、およびｂを記録している。これはトランスバーサル
フィルタを形成し、そのタップ係数ｇ。ｋ（１ｒ　ｇｌ
　ｈｌｙ　・・・ｇＭ−１ｈＭ−１を得る°回路が第２
Ｆ図である。第２Ｅ図のＴＡなるブロックハ検波信号ｘ
：　ｏｃｘ、）、　ｙ’　ｏｃｘ、）ｅ入力トシ、変調
信号＆に、ｂｋを復元する判定領域を記録した表である
。Ｘ’　（ｋｒ、）、Ｙ’　（ｋｒ、）は第２Ｅ図の下
に示されるＸ　（ｋｘ、）　、　Ｙ　（ｋ′に、）が上
記’）　）　５　＞　Ｘ　／（−サルフィルタの出力に
よって補正されて　ｘｌＱｃｒ、）、Ｙ’　（ｈＴ、）
が得られる。

第２Ｆ図は、第２Ｅ図の入力となるｇ。ｈＯｅＪｈｌ、
・・・ｇＭ−１ｈＭ−１をこれら記号で表わされる端子
に出力し、直列自動等化器の出力信号の信号エラーの予
測値をめるものである。ｆｎ２Ｆ図の下の部分は前者を
行い、上の部分は後者を行うものである。前者において
、Ｔ、なるブロックはサンプリングごとに更新されるレ
ジスタで、これによって構成されるシフトレジスタはｆ
ｆ１２Ｅ図のものを再提したものである。また、シフト
レジスタの各段に使用されるＮなるブロックは、第２Ｇ
図に示すもので、このブロックの出力端子に接続される
Ｔ、なるレジスタによる積分回路を除けば第２Ｄ図のＬ
なる部分と同じ記号法が用いられている。次に、後者は
（２，１６）式を処理するものである。以上の回路がこ
のような形になったことの根拠については前述の先願明
細書で説明しである。

なお、直列自動等化器と並列自動等化器とへの機能配分
を行う場合において、並列自動等化器は判定結果への依
存度が大きいので、主として直列自動等化器に依存し、
並列形については伝送特性の周波微分布のように伝送帯
域の両端部分における大きい遅延を受けた歪成分を補正
する役割を持たせるなどの方法があり得る。この場合は
第２Ｆ図における判定結果であるａｋ、ｂｋを帰還する
トランスバーサルフィルタの係数を作る回路において、
遅延の少ないタップの係数は用いないようにする。

３同期制御のサンプル値動作式 変復調の総合的な動作を完成するには、同期制御を定砂
しなければならない。復調側では検波信号Ｘ’　（ｋｒ
、）　、　Ｙ’　（ｋＴ、）をめ、これを符号判定表で
ある第２Ｅ図のＴＡに入力してａｋ、ｂｋを得る。

これらの計算を行うためには第２Ｄ図、第２０’図に示
すようにθ（ｋＴ、）が定まっていなければならないが
、これはまた未定である。また、前項で述べたように復
調側の動作式をサンプル値形にする場合にサンプリング
時刻ｔ−ｋＴ、などを連続な式の変数に代入したのであ
るが、このサンプリング時刻は変復調ユニットのり四ツ
ク系から７１！られるもので ｔ−ｋＴ、＋Δ の形になり、△は同期ずれのために変化するものである
。復調側では△を自動制御によって変調エレメントの適
正な位置にもってくる必要がある。

先づ、θ（ｋＴ、）の制御は（２，１）式のα。（１）
に近づけれによいのであるが％　ａｏ（ｔ）は測定不可
能な量であって、別な手段を用いる。これについては、
先願明細書に示すように、検波信号を最適な状態で検波
できる状態からのずれは、 に比例する。この式は、判定結果ｌＬｋ、ｂｋを利用し
て計算できる。ｘ０’　Ｑｃｔ’、）　−０の状態がθ
（ｋ−）−α。ＯｃＴ、）であるとは必ずしも云えない
。（３，り式かられかるように、両方の検波信号が等し
くなるところで、ｘｏ（ｋ’ｒ、）が０になる。従って
％　Ｘ。

（ｈＴ、）が０になるような制御を行えばよい。先づ、
この信号は ｘ　（ｋ’ｊｉ）−Σａ１ｐ　Ｘｏ’　（ｋ−ｐ）　”
Ｂ）−１′フ（１２ｙμ膿０　ν扉０ ｘ（ｈ−ν）Ｔ、）　・・・（５，２）なるフィルタ処
理に入力し、ｘ、（ｋＴ、）に含まれる高周波成分を除
き＠御の安定化をはかる。このフィルタ処理については
５０Ｈｚ以下の変動を通すようにパラメータを選択する
必要がある。しかし、この処理によってθ（ｋＴ、）の
制御ループに遅延が入ることになる。この遅延を補償し
なけれは、制御は正常に行われない。このため、ｘ　（
ｋＴａ）の予測として 工、　Ｑｃで、）　、２　（２ｚ　ＱｃＴ、）−工（ｋ
−１）Ｔｓ）−（２ｘｔ（ｋ−１）　Ｔ、）−ｘ、（ｋ
−ｚｌ）Ｔ、　）　−＠（ｓ、　Ｉりを考える。ここで
１は予測量のスキップ数であり、１エレメント先の予測
値であることを示す。このような予測がきく範囲は、（
３，２）式のフィルタ゛リングの動作時定数が変調エレ
メント長Ｔ、の１０数倍以下であろうと考えられる。こ
のような条件において、適正な予測が可能であるように
、異なるスキップ数の子測監の線形結合を考え、これを
１　（ｋＴ、）とおいて結合係数を最適化する。

θ（ｋＴ、）−Σ　ｈｌＸｌ　（ｙｔ−’ｊ　ａ）　・
・・（”）１謬１ ａ　１（ｋ＋　ｔ）　讃ａ　１（ｉｃ）−ａ　ｌｘｔ　
（ｈ　Ｔｓ　）変調ベクトル匂の離散値の数を多くとる
必要がなければ、低域濾波器が必要でない場合もあり得
る。この場合は、制御ループの高周波成分は多重ラグフ
ィルタによって除去するものである。この場合、制御信
号をフィードバックするためにサンプリング処理によっ
て１変調エレメント分の制御遅延があり、これは θ（ｈＴ、）　−２（２ｘ　（ｋＴＳ）　−ｚ（ｈ−１
）　Ｔ。

−（２θ（ｈ−１）　Ｔｓ）−θ（ｋ−２）　Ｔ、　）
　−−−（５，５）なる予測処理によって補償する。こ
の人カス（ｋＴ、）は　ｚ　（ｋＴ、）　町２ｘ、（１
ｙ、）＋　ａｓβｘ（ｋ−１）　Ｔ　ｓ　）Ｘ□（ｋ’
ｆｓ）−０１Ｘｓ　（ｉＴｓ）　＋　ＯｓβｘＪｋ−１
）Ｔ、）ｘｎＱｃｒ、）　−０ｓＸｏ’（ｋＴｓ）　＋
　ｏ、βｘｎ（ｋ　１）　ｒｍ）・・・（ｇ、　６） なる多重ラグフィルタの処理によって得られるものであ
る。（３，す、　（５，５）式によってめられるθ（ｋ
Ｔ、）はあらかじめ用意された三角関数表に入力するこ
とによってａｏｓθ（ｋＴ、）　、　ｓ１ｎθ（ｋＴ、
）を得、これを第２Ｃ図、第２Ｄ図に示す回路に入力す
る。

第３Ａ図は、低域濾波器を用いる場合の全体的四ツクと
その出力回路は、（５，４）式の第１．第２式を計算す
ることであり、その入力であるｘ’（ｋＴｓ）は、（３
，１）式と（Ｌ　２）式を処理することによってめられ
る。第３Ａ図のＬＰなるクリック、およびＴＢなるブロ
ックとその周辺回路により計算されるものである。ｍ３
Ａ図の回路の入力であるｘ’　（ｋＴ、）　、　ｙ’　
（ｋＴ、）　、　ａｋ、　ｂｋなどは第２Ｅ図の回路か
ら得られる。第３Ａ図の回路の出力は、θ（ｋＴ、）を
図のＴＣなるクリックで示される三角関数表に入力する
ことによって得られる。ＴＢ、・ＴＣなる表は、あらか
じめその内容を計算しておけばよい。第３Ａ図のＬＰな
るクリックは、（５，２）式のディジタルフィルタの処
理を示すもので、その内部回路は第３Ｂ図（ｂ）に示す
。また、第３Ａ図〜 のｘｌ、・・・ｘｌなるブロックは、（５，５）式にお
いて１に数値を与えた場合の処理を行うブロックでその
内部構成は第３Ｂ図（〜に示す。なお、第３Ｂ図（ｂ）
の低域濾波器は一般形で表わしたものであり、最適化を
行うことによってもつと経済的なディジタルフィルタに
することができる。自動位相制御ループに低域濾波器を
用いる必要がなく多重ラグ・フィルタを用いる場合の処
理回路は第３Ｃ図のようになる。第３Ｃ図において（→
は多重ラグ・フィルタ回路であり、その出力は（ｂ）な
る１ステップ予測回路で処理おくれを補正することによ
ってＴＣなる三角関数表に入力し、その出力に００８θ
（ｋＴ＠）＊ｓｉｎθ（ｈｙ、）なる信号を作る。また
、制御ループの低域濾波器の遅延を補償する場合、（Ｌ
３）式の予測式において右辺の帰還項を用いるのは（ｓ
、　４）式のようなアダプティブなｉ４［を行わない場
合に用いるものであると考えることができ、アダプティ
ブなｌＩ整を行う場合においては上記の帰還項をなくし
、 ｘｉＱｃ’ｌ’、）　−２ｘ　（ｋＴ、）　−ｘ（ｋ−
４）　Ｔ、）　−−−（５，７）とおいて（５，４）式
を用いるのが適当と考えられる。

この場合、ｆｆ１３Ａ図のＮなる部分の代りに第３Ｄ図
を用い、第３Ｃ図の処理よりも簡単にすることができる
。第３Ｄ図において、１．２．・・・Ｌなる番号をつけ
たＴ、なるブロックはサンプリング間隔Ｔ、で更新され
るレジスタで、これらはシフトレジスタを構成している
。シフトレジスタの各なる水平線との交点の十印は、そ
れに接続される垂直新からの入力と同じ水平線上の他の
十印の垂直線との入力との和をとることによってその水
平線上に出力することを意味する。

１〜３項までの記述において変調エレメントごとのサン
プリング時刻をｔ　−ｋＴ、とおいたのであるが、クロ
ックのタイミングずれがある場合にはｔ−に’Ｌ’、＋
△とおく必要がある。自動位相側−においては、検波搬
送波ω。ｎＴの位相ずれｅ　（ｋｒ、）を検波信号から
めた（３．１）式によって制御できることを述べた。従
って、Δ−〇でない場合の検波、搬送波ω。（ｎＴ＋△
／Ｌ）の補正も同じ動作式で可能である。これと似た方
法によってタイミングずれΔの調整も可能である。この
ためには検波信号をもとにしたタイミング処理回路のほ
かに、マスタクロック発振回路を第３Ｅ図のような形に
する必要がある。第３Ｅ図においてＤＥＭは、第２Ａ図
〜！２Ｆ図、第３Ａ図〜第３Ｃ図および上記タイミング
処理回路などを処理する復調回路であって、第３Ｅ図の
ＣＬは上記ＤＥＭにサンプリングクロックを供給するり
ｐツク作成回路である。ＣＬの出力線のうち２なる複線
はクロック間隔がＴ。

の多相クロック、１なる複ｎはりｐツク間隅カＴの多相
クワツクである。ＤＥＭは次に述べるようなタイミング
処理回路の出力も作るもので、これは３なる出力線に得
られる。これはりｐツクずれ△に比例するものである。

同図■ＣＯは電、圧制御発振器で、その出力線４に上記
クロックの整数倍の周波数の周期波を得、これによって
ＣＬを駆動する。ｖＣＯの入力３は上記り四ツクずれ△
に比例する信号で、この信号がある限りｙｃｏ＋は発振
周波数をずらし、この信号がＯに近い状態に発振周波数
を保持するものである。発振周波数を変える制御を行う
場合はクリックずれは △（ｋ＋１）　−△（リ−ｏ　ｚ　（ｋＴ　ｓ）　ψ・
・（Ｌ　８）なる式に従って制御されることとなる。こ
こでＺ（ｈｔ、）は第３Ｅ図のＤ　Ｅ　Ｍ出力３であっ
て、アナログ信号である。このアナレグ信号は次のよう
な調整動作式をディジタル処理し、その出力をＤＡ変換
したものである。

Ｚ　ＱｃＴ、）譚ｇｌ貞に−１）Ｔ、）十ｇ〆Ｑｃｒ、
）＋ｇ’、”Ｙ’（ｈ−１）　Ｔ、）＋ｇ’４Ｙ’（ｋ
Ｔ、）　ψ・−（Ｌ　９）ｇ　ｘ霧１　／２　＆に＋１
ｍ　ｇ　ａｍ−１／　２　’に’　ｇｚｌ■１　／２　
ｂｋｅ　ｇ’ｒ−ｂｋ−１／ｚｂｋ”　、、、　（３，
１ｏ） 第３Ｆ図は（５，９）、　（５，１０）式を処理する回
路で、ＴＤ、　、　Ｔ　Ｄ、は（３，１０）式をあらか
じめ計算して内容を設定した表である。

タイミング情報であるＺ　（ｋＴ、）は第３Ｆ図に°示
した回路の出力として得られ、それはＤＡ変換されて第
３Ｅ図のＤＥＭの出力の一つとして得られ、クロック用
主発振器であるＶＣＯの周波数制御端子に加えられる。

この方法はｖＣＯがクロック用の主発振器である場合に
可能であって、クロックが第３Ｅ図のＶＣＯからではな
く、外部から入力する会長がある場合には、上記の方法
を用いることはできない。この場合には、主り四ツク発
振器でなく伝送路の遅延を自動製整する必要がある。

この場合においても、第３Ｆ図の出力Ｚ　（ｋＴ、）は
０となるから、＃３Ｆ図は変える必要はない。

伝送路の遅延を自動調整するには自動等什器のために使
用されているトランスバーサルフィルタを用いることが
できる。自動等化動作は、（２，１２）式におけるγ１
．δ１を（２，１４）式によって調整するものであるが
、このトランスバーサルフィルタによってクロックのタ
イミングを行うためには、（２゜１４）式の円盤動作式
は変形する必要がある。トランスバーサルフィルタの調
整は、検波信号（２，１７）式の信号エラーの２乗を小
さくする方向に行うが、タイミングのＷｌ整も行う場合
においては、Ｅ　（ｋｒ、）　ｗ＝ａ、”　Ｑｃｒ、）
　＋ａ、”　Ｑｃｒ、）　＋ｚ’　（ｋＴ、）　−（ｓ
、　１１）とする。ここで６エ、６１は（２，１３）式
て与えられる。

この場合、 なる処理によって調整し、Ｚ（ｈｘ、）は（ｓ、　９）
式を用いる。（５，１２）式で調整する場合には検波信
号のエラー、即ち、（ｇ、１１）式右辺の第１．第２項
に基づくタップ係数の調整項は（２，１４）式右辺第２
．第３項と同じであって、これにタイミング調整のため
の項が付加される形になる。この項をめるためには ・、、０．１１ をめる必要がある。この式においてａｘ’７ａγ１など
については（２，１２）式、および（２，１７）式から
ａＸ’（ｈＴ、）／　ａｙ、−ｏｏａｏＱｃｒ、）　ｚ
（ｋ−ｉ）　Ｔ、）−ｓｔｎθイ、）ｙ（ｋ−１）　Ｔ
、） ａｘ：（ｈｒ、＞７ａδ、ｃｏｓｔ　（ＩＣ！、）　ｙ
（ｋ−１−）　Ｔｓ）−ｓｉｎθＱｃＴ、）ｘ　（ｋ　
−１）　Ｔ　Ｈ） ａＹ’（ｋＴ、）／　ａｉ、−ｃｏｓｔ　（ｋＴ、）　
３ｒ（ｋ−１）　Ｔ、）　＋ｓｉｎθＱｃ？、）ｘ　（
ｋ−１）　Ｔ　ｓ　） ａｒ（ｋＴ、）７ａδ、ｓｍＱＯ８θＱｃＴｇ）　ｘ（
ｋ−１）　Ｔｓ）　−ｇｌｎｌＰ　（ｊｃＴＪｙ（ｋ−
１）Ｔ、） がまる。この式と、この式のｋの代りにに−１を代入し
たものを用いて計算すれはよい。今、人（ｎｏ　ｋ）−
ｇｌ−、ｏｏｇθ（ｃ−ｎ）　？、）　”ｇ’２−ｎ　
ｓｉｎθ（ｋ−ｎ）　Ｔｓ）Ｂ　（ｎ、　ｋ）　ｍｇ　
２−、　ｇ　１ｎθ（ｋ−ｎ）　ＴＩ）　”−ｇ’２−
ｎ　Ｑ　Ｏ８θ（ｋ−、）　Ｔ、）とすると、 Ｂ　（０＋　ｈ）　ｙ（ｋ−ｉ）　Ｔ、　）Ａ　（ｏ、
　ｄ　ｙ（ｋ−１）　Ｉｌｌ、　）■・（ｓ、　１４） のようになる。トランスバーサルフィルタｆ）タップ係
数を調整する動作式（２，１４）式の左辺の調整項に付
加されるタイミング調整用の項は（３，１り式に比例す
るものとなり、この項の処理回路は第３Ｇ図のようにな
り、その出方は８１￥２Ｄ図の出力端子ｒ　δ　・・・
ｐ　ｒｙ〜、δ１−１にそれぞれｊＭ算される。

６　６を 第３Ｇ図において、ＡＢなる一点鎖線より上部はトラン
スバーサルフィルタのタップに共通して用いられるもの
で、ｌ、２，３．４なる端子にはそれぞれ（５，１４）
式のＡ（ｏｔｈ）ｔＢ（ｏ＊ｋ）、Ａ（１゜ｋ）　、　
Ｂ　（１，ｋ）を出方する。ＡＢより下の部分は、（Ｓ
、ｊ４）式右辺の各項を計算する。ｃｌは（Ｌ１４）式
の第１　ｅ　ＤＩは（５，１４）式の第２式の計算結果
を出力する。この部分は、１””　Ｏｅ　ｌ　ｒ　・−
・　Ｎ〜°１に応じて各タップごとに計算される。以上
の処理の全体的な流れを画くと第３Ｈ図のようになる。

この図のＴ、なるレジスタからなるシフトレジスタは８
２０図のトランスバーサルフィルタの再提であり、Ａは
ｆｆ１３Ｇ図のＡＢから上の部分であり、タップごとに
設けられている。

プ胃ツクの内部回路は、第３Ｇ図のＡＢなるゎより下の
部分を表わしている。また、ｍ３Ｈ図のＱＯＩＩθ（ｋ
Ｔ、）　、　ａｉｎθ（ｋ　’Ｉ　、）なる端子にはｍ
３Ａ図、または第３Ｃ図の同名の端子がら接続される。

ｇ□＊　ｇｌＺ　ｇＢ　ｓ　ｇ４’ａ　’！ｌ　（ｋＴ
ｌ）なる端子には第３Ｆ図の同名の端子から接続される
。

４動作確立機能、およびディジタル処理周辺回路有限個
の離散値をとる変調ベクトルの伝送を行う変復調方式で
は、受信復調側の機能を高能率伝送が可能なように作る
には、検波信号から判定された変調ベクトルをｍいて最
適化を行うことが必要であり、これは２．３項に述べた
通りである。

この最適化動作が正常に行われるためには、上記の判定
が正しくなければならない。しかし、この判定が正しく
行なわれるためには、各種のｉ＆適化動作が正常でなけ
ればならないと云う、一種のジレンマがある。実際に装
置化においては、バックワードチャネルを用い復調側で
キャリア断があったとき、変調側にＯＦＦ信号を送り、
断が回復することによってＯＮ信号を送るとともにスタ
ート動作を始める。そして、スタートシーケンスを送受
規定しておく。判定に依存する最適化機能は、第２Ｃ図
〜第２Ｆ図の自動等化、第３Ａ図〜第３Ｄ図の自動位相
制御、および第３Ｅ図〜第３Ｈ図の自動タイミング制御
などである。今、判定が正しくないと仮定すると、これ
らの機能はそれぞれ夷常状態を走査することとなる。こ
の走査は、正常状態が見付からなければいつまでも続く
ことになる。王者が同時に無作為の走査を行うのでは、
正常状態を見付けるのに時間がかかる。従って、先づ、
自動等化機能を停止させ、自動位相制御と自動タイミン
グ制御の動作を正常にもっていく必要がある。今、伝送
路の歪に許容される値が自動等化を行わない２相、また
は各相位相変製方式、程度であると仮定する。この場合
、自動等化を行わなくても充分の１１゛を用領域が得ら
れるはずであるから、先づ、この条件で自動位相制御と
自動タイミング制御機能の動作だけを正常動作にもって
いく。

タイミングずれ、および位相ずれがある値よりも大きく
なった場合には符号の判定が正しく行われなくなるよう
なずれの範囲がある。もし、伝送路の歪がなけれは、上
記のようなずれの範囲が２相、および手相の場合には０
に近くなる。８相以上になれば、このようなことにはな
らない。従って、２相、および４．相の場合は、どんな
状態で動作が開始されても、異常状態を走査することな
く制御の中心にもって行ける。伝送路の歪によって符号
量干渉が起これ社、符号の判定が正しく行われないずれ
の範囲が発生して来て、正常状態にもっていくのが困硅
になる。逆に、２相、および４相で容易に正常な制御状
態にもっていける伝送路の歪を詐容歪とすることができ
る。これは自動等化を用いない２相、および手相の適用
領域を定める。

従って、スタートシーケンスは、２相、または手相伝送
を行い、自動等化全停止する状態を第１相とし、第２相
において自動等化を入れ、第３相で変調状態を増す。こ
のように行うことによって２相、および４相位相変調方
式の適用領域によって、その８倍、または４倍の情報速
度の伝送が可０１２となる◎スタートシーケンスで第１
相、幼２相のりイミングが、変ｔｊｌＮ器間でほぼ一致
する必要がある。これは前述のように、バックワードチ
ャネルを用いる信号伝送によって゛可能となる。

次に、バックワードチャネルを用いてｉＢＭ’ｔ＋！立
を行う具合の変調側と復調側での状態係列を明らかにす
る。

第４Ａ図は、復調側におけるスタートシーケンスの状態
転移図である。状態数は５個であって第４Ｂ図のＳなる
レジスタに示すように３ビツトで区別される。１１１．
１１０．１０１，１００゜０１１はそれぞれキャリア断
、スタートシーケンスの第１相、第２相、＠３相、およ
び逓信中の状態を示す。こねに対し、これら状態間の転
移の原因となる亭象は、キャリアのＯＦＦ、ＯＮ、第、
ｌ〜３相にある時間を定めるクロックカウンタの出力が
所定のカウント数をＨ１数し終ったことを示す信号であ
る。キャリア断の状態を作るのは通信を開始するために
変調側で人為的に行う場合もあり、また、回線が１１１
″：Ｉ害となることによって発生することもある。キャ
リアがＯＮとなることによって、状態は１１１から１１
０に転じ、４相の形で受信するために第２Ｅ図のＴＡ、
第３Ａ図のＴＢ、および第３Ｆ図のＴＤ、およびＴＤ、
のアドレッシングを変更する。同時に、第４Ｂ図に示す
Ｃなるレジスタによって構成されるカウンタによって時
間監視を行い、所定時間が経過したことを示すＯＮ信号
を得ることによって状態は１１０から１０１へ転じ、自
動等化を開始する。１１０では自動等化用トランスバー
サルフィルタの係数を第２Ｄ図の出力のＴ、のりも、適
当に選択された係数ｒｉのものにだけ１を、他に０を入
力する。δ１はすべてＯとする。１０１では、上記各テ
ーブルのアドレッシングの変更は続行する。上記カウン
タ出力がＯＮとなることによって、状態は１００に転じ
、上記各テーブルのアドレッシングの変更を復旧し、再
びカウンタ出力がＯＮとなることによって０１１なる通
信状態に入る。第４Ｂ図は上述の制御を実現する回路で
ある。この回路の処理は各変ｖ！ｌｌニレメンＹごとに
行うものである。第４Ｂ図のＣはレジスタで、変調エレ
メントごとにｌを累積することによって時間計測を行う
。Ｋは所定の値で、Ｃによって引算される。この結果は
、Ｔ１なる表によって結果が正であるか負であるかが判
定され、ＯＮ、ＯＦＦで示される出力線にそれぞれカウ
ント数が一定値以上になったか否かの表示を行う。

Ｃの内容はＴｂなる表出力によってリセットされる。リ
セツ）信号、即ち、０がＴｂなる表によってゲートされ
てＣに入力される。Ｔｂに加わるゲート信号は第４Ｂ図
のＳなるレジスタがＩｌｌ。

および０１１のときに加えられる。これによって、この
状態でＣはリセットされている。カウントは第１〜３相
において行うものとし、１１０．即ち、第１相に入ると
同時にＣのリセットは外されて計数を開始する。１０１
，１００の各状態でも同一様であるが、Ｃのハ１゛敗値
がＫを越えることによってＭ、なるマトリックスによっ
て検出されてＣにリセット信号が送られる。Ｍ。なるダ
イオードマトリックスは、Ｓなるレジスタの状態を検出
するもので、Ｍ工なるダイオードマトリックスはＳなる
レジスタが次にとるべき状態を検出する。これらはｓ　
第４　Ａ図の［ｆｉｔ’、図によって定められる。この
転移はＤ　Ｒなる結線によって実行される。第４Ｂ図の
１なる入力は、後述の自動利得調整回路によって作られ
、変調信号が受信されているかどうかを示す。また、２
，３なる出力信号はすでに述べたテーブルアドレス変更
、および自動等化ＪＩ’Ｊ　）ランスパーサルフィルタ
係数の変更を行う信号である。なお、ｉ４Ｂ図において
は、Ｃの計数値かに以上になったときＴ　出力がＯＮと
なるようにＴ＆内容が設定されるが、Ｓが１１０，１０
１，１００の状態では、Ｔ＆出力がＯＮとなることによ
ってＣがリセットされる。一方、このＯＮ信号によって
１１０→１０１，１０１→１００１あるいは１００→０
１１なる転移を起こさなければならない。ＯＮとなった
ことの効果を現わすための時間を充分にとるには、Ｃを
リセットするのは任意の変調エレメントにおける第４Ｂ
図の処理の最終ステップにおく。このためにＩＪ３！３
１ｉのワークメモリにリセット信号の一時的な記録を行
っておく必要がある。第４Ｂ図においては、複線の処理
と単線の処理を示しであるが、複線の処理はバイト単位
の信号処理であるのに対し、単線の処理は論理処理で一
ビツト単位のものである。また、ｆ３１＋２相では第２
Ｆ図の１゛、なる各ブロックの内容を０とし並列の等化
を停止する。

次に、上述のｔイルＩ側に対する変調側のスタートシー
ケンスを定める。

変調側のスタートシーケンスは、復調側のスタートシー
ケンスに対応して定められ、状態図は第４０１１のよう
になる。即ち、バックワードチャネルを通して復調側か
ら返送されて来たバックワード信号信号によって第１相
の状態になる。バックワードがＯＮになったことは復調
側ではすでに２相、または４相の受信状態になっている
ことを意味する。変調側では第１相でやはり２相、また
は４相変Ｗ、１の送信を行う。第４Ｄ図のＣとその付属
回路に示すように復調側と同じカウント数のｎ１゛数を
行う。復Ｗ’４　（ＩＩと同じカウント数を計数し、第
１相から第２相　ｔ、＋、、　２相から第３相、第３相
から通信状部への変化を行う。第１相と第２相は、特に
動作上は区別する必要はないが、復調側との時間調整の
ために２つに分けたものである。第１．２相ではデータ
信号を禁止し、変調器入力にあるデータ符号のスクラン
ブラだけを動作させ、第１Ａ図のＣに示す変調符号を作
る表のアドレスを変更し、Ｃの２つの出力端子にそれぞ
れ２連符号が出力されるようにする。第３相では復調側
では自動等化体を動作させており、また、多状態で復調
を行う態勢ができている時刻であることから、第２相ま
でに行っていた＠Ｉ人図のＣのアドレス変更を解除し、
データ信号を禁止したままで多状態で変調を行う。

第４Ｄ図のＣがカウントアウトすることによって通信状
態に入る。勿論、復調側はすでに通信態勢に入っている
。このように復調側が先に成典転移を起こすのは、バッ
クリードチャネルによって０Ｎ−ＯＦＦ信号を伝送する
のに遅延がともない、さらにデータチャネルの伝送遅延
が加わることを考慮したものである。この遅れは動作確
立上望ましいものである。第４Ｄ図は第４Ｃ図の状態転
移図に従って作った処理回路図である。これをま第４８
図の復調側のスタートシーケンス回路とほぼ同じ機能を
実行する。第４Ｄ図の記号の中で第４Ｂ図の記号と同じ
ものは同じ役割、または機能を実行するものである。第
４Ｄ図の入力信号であるバックワード信号は、０Ｎ−Ｏ
ＦＦ形式のもので、第４Ｄ図のバラクワ−）″信号端子
の近はうの回路は上記信号の立、ヒリを検出するもので
、Ｔ、なるレジスタを用いｌ変調ニレメンＦ前の値との
差分を取り、Ｔｏなる表によって差分信号をスライスし
て０Ｎ−ＯＦＦに変換する。ＯＮとなるのはノくツクワ
ード信号の立上り時間だけとし、他はＯＦＦとなるよう
にする。また、第４Ｄ図のテーブルアドレス変更嬬子は
第１Ａ図のＣなる表の入力側に加えられて、アドレスを
変更する動きをする。

また、データ入力禁止端子は、データ信号が入力される
端子を県止し、データ符号スクランブラ−だけを動作さ
せるものである。

キャリア０Ｎ−ＯＦＦ信号は、第４Ａ図において述べた
ようにスタートシーケンスを開発するものとなるが、こ
の信号の検出は自動利得ｊＪＭ整機能と密接な関連があ
る。自動利得調整機能、即ち、ＡＧＣは復調回路入力に
入る信号を増幅するもので、ＡＧＣの信号の増幅率は検
波信号のレベルが適切な値になるように自動的に調整さ
れる。ＡＧＣに関連する処理回路とアナログ的な増幅回
路との関連は、次のようになる。先づ、ＡＧＣの信号利
得をα←）とするとα（助の評！＃、Ｗｂ作式はとなる
。ここで Ｂ　ＱｃＴ、）　−ｇｘ”　ＱｃＴ、）＋ε、ｓ　（ｋ
ｒ、）　−−−（４，２）であり、 ・・・（４，ｓ） である。第４Ｅ図のＡＧＣなる一点鎖線のブロックは、
ＩＮなる端子に加わる受信変調波をＡ／Ｄなるアナログ
・ディジタル変換器によって、ディジタル量に変換する
。Ａ／Ｄの変換特性は、入力アナ胃グ値に対して対応の
出力ディジタル値の対数が比例するように設計されてい
る。Ａ／Ｄの出力によって、Ｉ’（ＯＭなる読取専用メ
モリをアドレスする。このＲＯＭにおいては、アドレス
値とそれによって出力パスに読Ｕ、８される出力値の関
係が、アドレス値の対数と出力値が正比例するようにＲ
ＯＭの記録内容が定められている。これは人カアナ四グ
値の微小信号において、Ａ／Ｄ出力の量子化雑音が増加
しないようにする公知の方法である。

ＡＧＣブロックにおける処理ビット数は、ＡＧＣ以外の
部分よりも３〜４ビット多くとっである。

このブロックにおける■は、Ｔ、の出力によってＲＯＭ
出力値が増倍されて、この処理ブロック以降に接続され
る復調動作式の処理に適当なレベルとなって、ＯＵＴ端
子に出力される。０ＬＩＴ端子以降の処理ブロックでは
αブロック出力泊理値の低位の３〜４ビツトを除して動
作式の処理を行う。

ディジタル信号処理は、論理デバイスからなる処理ユニ
ットによって行われるもので、その入出力信号はアナロ
グ・ディジタル、あるいはディジタル・アナログ変換を
行う必要がある。特に、入力信号については低レベルで
受信される場合にも、量子化雑音がでないように上述の
第４Ｆ図におけるＡＧＣに間して述べた方法を用いる必
要がある。

ｌＮ４項に説明した各処理回路番ま、ディジタル信号処
理によって実行されるものであり、さらに、線路におけ
る送信・受信のインクフェースにおけるバックワードチ
ャネルとデータチャネルを分離するためのフィルタ処理
、および２線式回線を４線式に変換する場合において起
る不平衡による送信と受信の漏話をなくすための平衡処
理も同様にディジタル信号処理によって機能実現を行う
。これらの処・理プ四ツク間、およびディジタル信号処
理のために必要な周辺回路との開のつながりを第４１図
に示す。

先づ、変調側では （づ送信符号回路：第４Ｆ図のＳで示される。これは第
１Ａ図のに工を作る回路で、ｆ７’＜　４　Ｆ図のＳＤ
端子からデータ端末装置の出方である送信符号を受け入
れる。Ｓの内部は、ＳＤ符号のスクランプリングとＫｉ
倍信号第４Ｄ図の「データ人力結上」信号によってＳＤ
信号が禁止される。

（ロ）送信波送出口路：送信波を作るディジタル信号処
理は、第４Ｆ図のＭＯＤによって行われ、その出力信号
はバックワード信号との結合のための送信濾波処理を行
うＳＦＤに入力される。ＢＬは、後述のように、ＬＩＮ
Ｅなる２線式回線の２線と４線との変換を行う回路であ
って、これは２Ｈ４なるブロックにおける不平衡によっ
て生ずる送信・受信間のリターンロスの不足を補償する
ために平衡処理を行うもので、ＳＦＤの出力信号Ｂｌ、
の４端子から入力され、２端子に出力される。この信号
はアナログ信号に変換されて、２Ｈ４を経てＬＩＮＥに
送信される。

（ハ）バックワード回路：受信データチャネルとＲＦＢ
５およびＲＩ”　Ｂなるフィルタのディジタル信号処理
によって周波数分割方式によって作る。

ＲＦＢはまたバックワードチャネルから受信されるＦ　
Ｍ信号の検波をやはりディジタル信号処理によって行い
、その出力をＭＯＤの２なる端子に加える。

次に、役ふｔ側では （イ）変調波受信回路：受信変調波から検波信号を検出
し、変調符号を再生する処理は第４Ｆ図のＤＥ　Ｍにお
いて行う。その入力信号は−ＬＩＮＥなる２′ｔｆｊ式
回紗から２４４４によって抑圧された自局送信信号と共
にＡＧＣに入力される。ＡＧＣの内部は第４Ｅ図のＡＧ
Ｃに示す通りでａＴ　４．　Ｆ図のＡＧＣにＤＥＭの３
端子から入力される端子には、第４Ｅ図のＡＧＣ以外の
処理をＤＥＭで行った出力が加えられる。ＡＧＣの処理
ビットのうち低位桁３〜４ピツトナ除いてＢＬの１の端
子に加えられ、ＢＬにおいて送信側からもれて来た自局
変調信号を削除され、ＲＦＤなるデータチャネル用のフ
ィルタリングによって、バンクワードチャネルと分離し
てデータ変閏波をＤＥＭに入力する。

（ロ）バックワード回路：第４Ｆ図のＦＭＳなるブセツ
クの処理によって構成される。Ｆ　Ｍ　Ｓで４まＤＥＭ
における第４Ｂ図の処理におけるキャリア検出信号によ
ってバックワード信号を作るＦＭ変調を行うディジタル
信号処理を行い、この信号をＦＭＳにおけるフィルタの
ディジタル信号処理によってＳＦＤ出力と加算を行って
、ＢＬの送信端子４に加えられる。

（／今受信符号回路；第４Ｆ図のＲによって示される回
路で第２Ｆ図の’ｋｌｂｋの差分をとって送信符号を再
生する。この部分は、第４Ｆ図の１なる線で示すように
、第４Ｂ図の自動等化変更端子と接続する必要がある。

これは、スタートシーケンスにおいて動作が確立される
前に、データ受信出力を禁止するためである。

送信・受信間のリターンロスを充分に保つための回路と
して、第４Ｆ図のＢＬをあげたのであるが、この部分の
機能の動作式は次のようである゛。

ｔｌＳ４　Ｇ図（ａ）はこの信号処理の原理図で、２−
唇なる変換器に加えられるＸｊ　なる送信信号をＴＲ３
なるトランスバーサルフィルタに加える。ｙ−は２４４
４回路の出力で、Ｉｊからもれた成分が含まれる。Ｘ′
は、ＴＲ８の出方で０によってｙｊ−工′が作られるが
、このとき、工ｊ′がＸｊから７ｊにもれた値に等しく
なるように、トランスバーサルフィルタのタップが調整
される。この調整アルゴリズムは、次のようにして作ら
れる。送信信号をＸ、とし第４Ｇ図（ａ）のＴＲ８のタ
ップ係数をＣθ）とすると、ＴＲ８の出力は Ｘ　−Σ　Ｃθ）・Ｘｊ−４・・・（４，すｊ　ｎ＝５
＝１　” なる関数となる。ここで、 神）−（ｙ　−）Ｃ’）・ｘｊ（ｒ） ｊ なる相関関数を作り、この関数の２釆平均が最小になる
条件をめるアルゴリズムを考えると、第４Ｇ図（＆）の
７ｊ　−”ｊ’にＩｊ　の成分が含まれないことになる
。ここでｘｊ（ｒ）はＸｓを２秒遅延させた関数である
。この場合、τを固定したままで８３　を最小にする場
合、次の点に注意する必要がある。

即ち、１ｊＸ３’から町　に比例する成分を削除する場
合において、τを固定したままであればトランスバーサ
ルフィルタで遅延されるように制御されたときも−１が
０となり得る。このとき、リタンシスは少しもよくなら
ない。この不安を除くには、トランスバーサルフィルタ
で起り得る遅延より大きいτの範囲で、−を積分した関
数を考える必要がある。即ち・ を最小にするアルゴリズムを考える。先ず、となる。こ
こで、 ａｘｊ’／　ａ　ａｎ（ｊ）＝ｘｊ−ｎとなるから、 となる。ここで α１ノ　ｘｊ（τ）２　ａτ は常数と考えてよいのであって、結局、τはアルプリズ
ムには影響してこない。従って、タップ係数の調整動作
式は、 ａ、　（ｊ＋１）　＝ｏ、、（ｊ％βＣｙｚ　−ｘ：＞
ｘ＊　、　−ｍ　（４，ｙ）のようになる。ｍ４Ｇ図（
ｂ）は、ｍ４Ｆ図のＢＬなるブロックの内部オｊり成と
ＡＧＣ，Ｄ／Ａのつながりを示すものである。第４Ｇ図
（１））のＭは、１，２゜３．４なる端子、およびＴＲ
３，およびＴＡＰなる処理ユニットによって共用される
メモリであって、これらの間の情報用バイトの交換を行
うもので、それぞれの交換はＭをアクセスするスロット
が時分割的に配分されることによって行われる。

ＴＲ３では（４，４）式の処理を行い、ＴＡＰでは（４
，７）式を計算する。のなる東線は籟（ｊ）（ｎ＝１〜
Ｎ）の転送を行うこ−とを表わしている。

なお、第４Ｇ図（ｂ）の共通メモＩＪＭの周辺の構成の
詳細は、後述するＤＥＭ、ＭＯＤの場合と同様であって
ここでは詳細説明は行わない。

次に、第４Ｆ図のＲＦＤ、ＳＦＤの措戒法は、公知のデ
ィジタルフィルタの方法を用いるもので、これにより６
００〜３０００　Ｈｚのデータ信号用の伝送チャネルを
ｖＩ４成する。バックワードチャネル用のＦＭＳとＲＦ
Ｂは、フィルタリングと低速のＦＭ変復説方式の動作式
の処理を行う。このうちフィルタリングでは、３００〜
６００Ｈ，のバックワード用の伝送チャネルを構成する
ものである。このうちＦＭ変復調方式の動作式は、変調
側即ち、ＦＭＳでは、送信変調波はサンプルｍ動作式ｆ
　（ｎＴ’）ｍ　ｏｏｓφ（ｎＴ’）φ　韓′）−φ（
ｎ−１）Ｔ’）−ＨａｔｏＴ’＋　μＩ　、ＩＣ−ＴＩ
））・・・（４，８） で作る。ここでａ’（ｎ’ｌｌ”）は第４Ｆ図のＤＥＭ
から同図ＦＭＳへの入力線の信号を現わすものである。

この式のサンプリング間隔は（４，７）　Ｉ　（４，６
）のものと同様になり、ではＴの整数分の１になる。町
。

は、バンクワードチャネルの搬送周波数である。

復調側の動作式はＶＣＯ形とするのが適当であり、検波
信号Ｓ　（ｎ’ｌ”）は次のサンプル値動作式で作る。

受信波、即ち、ＲＦＢのフィルタリングの出力波を！し
Ｔ′）とすると、 となる。（４，ｓ＞　ｔ　（４，９）式を処理ツマ−グ
ラフに現わすと、第４Ｈ図（＆）、　（１））のように
なる。

第４Ｆ図のＲＦＤ、ＳＦＤ、およびＦＭＳ、ＲＦＢのデ
バイス回路構成については、第４Ｇ図（ｂ）の場合と同
様の構成となるが、これらの構成法については後述する
ＤＥＭ、ＭＯＤの場合と同様であるから省略する。

第４Ｆ図に示すＣＬは、同図■ＣＯなる電圧制御発振器
からり四ツクを供給されることによって、その他のプル
ツタにディジタル信号処理、および論理処理用のりｐツ
クを供給する。これらり四ツクについては、それぞれ時
間表を定める必要がある。これら時間表４よ、相当数に
のほる。これら時間表を、少数のＬＳＩ素子によって実
現することができる。第４１図にＯＳＣ，および−■Ｃ
Ｏのように高周波の主クロツク源を設ける。これは、第
４Ｆ図の■ＣＯに相当する。その出力を計数する計数器
を設け、その出力部ｇＵ値をアドレス信号として読取専
用メモリから読取った出力値において、各桁のピッ）の
論理値の時間割が第４Ｆ図のＤＢＭｌあるいはＭＯＤに
加えられるり田ツクの時間表が得られるように読取専用
メモリの自答を設定することが可能である。第４■図の
Ｂｅは上記の主発振器の計数器であり、ＲＯＭは読取り
専用メモリ、ＲＲは出力レジスタ、端子１，２．・・・
ＮはＲＲの各桁ビットから取出されたクロック線である
。得調器の場合は、主り四ツク源は電圧制御発振器■Ｃ
Ｏを用い、クロック端子１，２ｔ　・・・Ｎの中の変調
エレメントごとに発生するクリックが相手側変調器の変
調エレメントク四ツクと位相同期するように制御される
こととなる。第４Ｆ図のＣＬの１１および２のり四ツク
は変調エレメントの周期をもつ多相クロックであり、３
のり四ツクはより高い周波数の多相クロックである。

５ディジタル信号処理回路 変復調方式の動作については、前記先願明細書に示すよ
うな解析によって動作方程式と云う形に表わすことがで
きる。変０！調機能はこのような動作方程式をＩＰｉ理
することによって実行される。一応、変復調器の部品や
デバイス回路による実現性を無視して考えることにより
、これら動作式を数学的な手段によって合理化する必要
がある。次に＼これら動作式の処理によって変復調機能
の実現をはかる場合には、各種の手段が考えられる。音
声電話回線への応用を考えた場合は、上記の処理は特に
高速である必要がなく、動作式の実行を融通性をもって
可能となる計算０形式の処理ユニットを用いるのが有利
である。この場合は上述の動作方程式はそのままでは使
用できない、サンプル値動作式に直す必要がある。これ
については前述の各項に述べた通りである。

変復調機能をサンプル値動作式の演算によって、　実行
する場合には第５Ａ図に示す装置化を行う必要がある。

第５Ａ図は第４Ｆ図のＭＯＤの内部構成を示す。第５Ａ
図の１．２．３．４−なる端子は第４Ｆ図の同じ数字の
端子に相当する。第５Ａ図の３なる端子は（１，１Ｓ）
式によってめられる送信波をインタフェース回路５を通
して出力する。

１なる端子には、第４Ｃ図に示す送信側のスタートシー
ケンスの状態図に従って、送信符号回路の禁止と開放を
行う信号を出力する。Ｄなるクリックは、この信号の中
継を行う。ヰの端子は、送信符号回路の出力信号、即ち
、（１，１５）式のａ□、ｂ□をＤＥＭに入力する端子
である。また、２なる端子は、ｆｇ４Ｃ図の送信側スタ
ートシーケンスを制御するのに必要なバンクワードチャ
ネルの０Ｎ−ＯＦＦ（ｉ号を入力する端子である。

第５Ａ図のＡ、Ｂ、Ｃなるクロックは第１Ａ図に示す変
調波作成）四−グラフを実行するもので、Ａは第１Ａ図
の（ａ）、Ｂは（ｂ）、Ｃは（ｃ）と第４Ｃ図に示す送
信側のスタートシーケンスの処理を行うものである。第
５Ａ図の５なる東線は第４Ｆ図に示すＣＬなるクロック
発生回路の出力線５を示すもので、ｍ５Ａ図のＡ−Ｇま
での各ブロックに動作クロックを供給すると共に、Ａ、
Ｂ、Ｃにそれぞれ９．６．４．８．２．４ＫＨ，のりア
ルタイム幇込みクロックを供給する。第５Ａ図のＲＥＳ
なるブロックは、共通メモリでＡＮＧなる各プ四ツク間
で情報のやり取りを行うための情報の一時メモリである
。Ａ−Ｇの各ブロックが、他のブロックと情報の交換を
行うためにＲＥＳをアクセスするには、ＭＰＸなる動作
り胃ツクによって動作するス胃ット配分器によって、ア
クセススロットの配分を受けて行う。ＭＰＸの出力線は
数ビットからなり、その符号構成によって各クロックを
指定する。

ＢＵＳなる共通線は、それぞれのブロックが与えられた
タイムスロットにＲＥＳをアドレスして、その内容のや
りとりを行うためのものである。

ＲＥＳをアドレスする線は、ＭＰＸの出力線で、ＢＵＳ
は情報の転送に用いられるものである。

第５Ａ図のＡ、Ｂ、Ｃなるブロックは、それぞれ計算機
形式の処理ユニットであって、先ず、Ａは９−６　Ｋ　
Ｈｚのリアルタイムクロック割込みが行われるたびにＲ
ＥＳの特定のアドレスに記録されている第１Ａ図のＨな
るクロックに相当する情報内容を読取って、第１Ａ図（
＆）の部分の処理を行い、結果のｆ（−Ｔ）をＲＥＳＯ
別の特定アドレスに記録する。この記録内容は、第５Ａ
図のＧがスロットを与えられたときに読出されて、アナ
ジグ信号に変換されて、線路に送出される。人において
は、最後の命令が実行されることによって、次の９．６
ＫＨ，リアルタイムクロックの待合せ状態に入る。

次に、Ｂは４−８　ＫＨｚのリアルタイムクロック割込
が行われることによって、第１　Ａ図の（ｂ）なる部分
を計算するプログラムを実行する。実行した結果はｆＸ
ＩＡ図のＨなるブロックに相当するが、この内容は、Ｒ
ＢＳのＨのために指定されたアドレスに記録される。こ
のプロプラムが使用する入力データは、笛ＩＡ図のλと
第１Ｃ図の”ｋＺ　ｂｋ’であって、これらのデータに
対して指定されたＲＥＳのアドレスは第５Ａ図のＣなる
ブロックの処理によって更新される。Ｂにおける上記の
処理のプログラムの最後の命令は、次の４−８　ＫＨｚ
り四ツクの割込待を行うものである。

次に、第５Ａ図のＣは、２．４ＫＩ−１，クロックの割
込みによって第１Ａ図の（０）なる部分、および第４Ｃ
図なる状愈図で表わされるスタートシーケンスを実行す
るプログラムを実行する。このプログラムの０能を論理
処理、および演算処理のフローで表わしたものが、第４
Ｄ図である。第５Ａ図のＣが実行するプログラムのうち
第１Ａ図（０）のに１０入力は、第４Ｆ図では養端子に
相当するものであり、第５Ａ図の端子昼からＧなるブロ
ックに受入れられ、ＭＰＸからＧに与えられたスロット
においてＲＥＳの指定アドレスに記録されるものである
。

次に、復調側のディジタル処理回路について述べる。第
５Ｂ図は第４Ｆ図のＤＥＭの内部泡成を示す。第５Ｂ図
の１，２，３，４．５．６なる端子は第４Ｆ図の同じ数
字の端子に相当する。８￥５Ｂ図の端子４にはｉ４Ｆ図
のＲＦＤで示されるデータチャ木ル用受信瀘波器の出力
が加えられる。

また、２なる端子から出力される信号は、ｇ５Ｂ図のＡ
ｌＣｌ−５なる計算機形式の処理ユニットで計算された
タイミング信号、即ち、第３Ｆ図のＺ（ｋＴ、）がＦに
よってアナリダに変換されて出力される。第４Ｆ図に示
すＳなるスイッチは、上記Ｚ（ｋＴ、）が、第３Ｇ図、
第３Ｈ図に示すように、自動等化フィルタの遅延を調整
するために使用する場合は切断される。第５Ｂ図の１な
る端子は、第４Ａ図で示される受信側のスタートシーケ
ンスを実行することによって生ずる第１．２相において
、即ち、第４Ｂ図の２なる出力によって受信データを禁
止する信号を出す。第５Ｂ図の５なる端子は、上記のス
タートシーケンスを開始させる信号、即ち、ｆｌＴ４Ｅ
図のキャリア断を表示するＡくなる記号の端子に接続さ
れる。第４Ｅ図のキャリア断、およびＡＧＣ制御信号を
作る処理は第５Ｂ図のＡ。

０１〜．の処理ユニットで計算される。第５Ｂ図の６な
る端子にはＡ、Ｃ，、における復調処理によって判定さ
れた変調符゛号、即ち、第２Ｅ図のａｋ。

ｂｋ　なる信号が出力される。また、３なる端子は、Ａ
、Ｃ１〜３　なる処理ユニットで行われるもので、この
うち＠４Ｅ図のＡＧＣ以外の部分の処理結果を出力する
ものであって、この信号はｆｆ１４Ｆ図のＡＧＣなるＡ
Ｄ変換を含む受信利得の自動調整・回路に入力される。

上記の端子に直接に接続される０、Ｅ、Ｆ、Ｇ、Ｈ，Ｊ
などは、上記の端子に入出力する信号の一時レジスタを
含むものである。

例れら中継レジスタと処理ユニットＡ、Ｃ，，Ｃ，。

Ｃ１は、ＲＥＳなる共通レジスタを時分割的に共有し、
相互の間のバイト信号の転送を可能とするものである。

上記各プ四ツクが、他ブロックと情報の交換を行うため
に、ＲＥＳをアクセスするには１第５Ｂ図のＭＰＸによ
って行う。この方法は、第５Ａ図の場合と同じである。

第５Ｂ図のＡには、９．６ＫＨ，のリアルタイムクロッ
ク割込が行われる。この度にＲＥＳの特定アドレスに記
録されている第２Ａ図の６なる点の信号を読取って、第
２Ａ図の（、）なる部分の処理を行い、結果である第２
Ａ図の９とｌＯの信号をＲＥＳの別の特定アドレスに記
録する。この配録内容は、ｍ５Ｂ図の０１がスロットを
与えられたときに読出される。第５Ｂ図のＡにおいては
、最後の命令が実行されることによって、次の９．６Ｋ
Ｈｚリアルタイムク四ツクの待合せ状部に入る。次に、
第５Ｂ図のＣ工は、２．４ＫＨ，のリアルタイムクロッ
ク割込が行われることによって、第２ｃ図〜第２Ｆ図の
部分を１１算するプ田グラムを実行する。

実行した結果は、ｍ２Ｅ図のａｋ、ｂｋなる信号値を記
録するＲＥＳの指定アドレスに入力する。

Ｃ１がＩＩＥＳをアクセスするスロットが与えられたと
きは、第２Ｃ図〜第２Ｆ図の処理に必要な６０８θとｓ
ｉｎθをそれぞれ記録するＲＥＳの指定アドレスから読
取る。この記録は、Ｃ８の処理によって作られるもので
ある。ＣＸ　における上記の処理の最後の命令は、その
２．４　ＫＨオの割込待を行うものである。

次に、第５Ｂ図のＣ８は、やはり２．４ＫＨｚのリアル
タイムク胃ツク割込みによって処理が行われる。処理内
容は第３Ａ図〜第３Ｄ図の自動位相制御、および第３Ｆ
図あるいは第３Ｆ図〜第３Ｈ図のクロックタイミングの
自動制御処理を行うものである。自動位相制御の入出力
信号は、第３Ａ図に示すようにＸ’（ｋｘ、）　、　Ｙ
’（ｋＴ、）と＆ｋＴ　ｂｋｔ？ＲＥＳの特定アドレス
を介してＣ０から転送され−ａｏｓ　（Ｉとｓｉｎθを
やはりＲＥＳの別の特定アドレスを介してＣ□へと転送
される。また、タイミングの自動制御を行うプログラム
は、上記のようにして入力した＆、　Ｙ’ｅ　ａｋｅ　
ｂｋによって作った２（ｋＴ、）を、ＲＥＳの特定アド
レスを介して第５Ｂ図の１７端子に連なるＨなるクロッ
クに転送される。第５Ｂ図のＣ６も２．４ＫＨ，クロッ
クの割込みによって処理が行われ、第４Ａ図なる状９１
１￥１で表わされるスタートシーケンスと、第４Ｅ図な
るＡＧＣ機能のうち、一点鎖線以外の部分を実行する。

第４Ａ図のプログラムの４４能を論理処理、および演算
処理のフ四−で表わしたものが、第４Ｂ図である。Ｅ、
Ｆ、Ｇ、Ｊなるプ四ツクと処！１！ユニット間の連絡に
ついての上述の説明の処理ユニットは０８である。この
ほか、Ｃえ　からｘ’、　ｙ’。

ＩＬｋ、ｂｋが転送される。

第５Ｃ図は第５Ａ図のＡ、Ｂ、Ｃ，第５Ｂ図のＡ　＊　
’　Ｃ１ｔ　”Ｂ　、Ｃ１１なる各処理ユニットの内部
栴成を示すものである。第５Ｃ図に示す処理ユニットの
わ１成は、詰積プ四グラム形の汎用コンピュータと基本
的には同じである。処理ユニットを第５Ａ図、および第
５Ｂ図のような使い方をする場合には、いわゆるＩ１０
契ｆｉｌは汎用コンピュータの場合のような使い方は行
わないのであるが、第５Ｃ図の左にある外部データバス
や制御線がら接続する。第５Ａ図、および第５Ｂ図の場
合、これらＩ１０装置は、変復調器として動作させる前
に、何等かの処置を行うために一時的に接続されること
となる。

従来のシステム構成法では、第５０図のマイクロコード
ブロック・コントローラ・プヰツク、データバスブロッ
ク、メモリ管理ブロック、およびシステムパスインタフ
ェースなどは、それぞれＬＳＩチップ、およびそれに付
随するメモリチップとＭＳＩチップなどから構成されて
いるものである。

従って、従来方式では、第５Ｃ図に示すように、各ブロ
ック間の接Ｍ、線が多くの交叉点を作る。しかし、これ
ら配線は、各モノリシック構造物の外側の配線によって
行うので問題◆まなかった。

本発明は、第５Ｃ図に示す全てのブロックを“モノリシ
ックな構造によって実現する。この状況を、従来の（１
％　９．ｄ回路技術によって実現するには上記の交叉点
のために極めて困剋になる。本発明においては、第６Ａ
図〜ｉ６Ｉ図に示すような方法によってｍ　５０図の各
プ四ツタの内部構成においては勿論、上記各ブロック間
の配線に対しても上記本発明方法を適用するものである
。即ち、第６Ａ図〜第６■図に示す方法は、！１のウニ
へのエツチングによって取り来られた部分を、その他の
材料によって埋め合わせすることによって形成するもの
であって、例えば、第５Ｃ図に示す各ブロックは、同一
の層において接続を行うものではなく、各ブロックの接
続線を異なる加工層まで成長させ、その層においてブロ
ック間の接続のため上記のようなエツチング処理を行う
ものである。もし、この接続の際に、再び交叉が発生す
るような場合があれば、その配線だけ取り止めて、さら
に層を重ね、配線できなかった端子をこの層まで成長さ
せて接続を行う。この方法によれば、第５Ｃ図の各ブロ
ックを同一の層に形成する必要はなく、上記の如き異な
る加工層に形成してもブロック間の接続を行うことが可
能である。第６Ａは１〜第６■図の方法によれば、従来
の方法よりも小止りを向上できると考えられるが、従っ
て、一層における集積回路デバイスの数を増すことがで
きる。さらに、各ブロックを異なる層に分けて形成すれ
ば、一層のデバイス数を減少させることが可能となりＮ
より多くのデバイスをモノリシ・ンクな集積回路に収容
することができる。

第５Ｃ図の各ブロックのり能概要は、次のようである。

データ・バス・ブロックは処理ユニットで必要なデータ
操作機能を備え、マイクロコードブロックのメモリから
取り出された一連のマイクシ命令によって動作する。こ
の場合、取り出すべきメモリのアドレスは、コンドロー
ラブ田ツクが指定する◎データ・バス・ブロックの主な
サブ・システムとしては、レジスタ・アレイシフタ、算
ｗｉｒｈ理回路などがある。

コントローラ・ブロックは、マイクロコード゛・メモリ
のアドレスを記憶するマイクブブワグラム・カウンタと
、マイクリブ田グラムのループに閃する制御を行うカウ
ンタを含んでいる。また、マイクリプ四グラムカウンタ
や、ループ制御カウンタの値を記憶するためのスタック
も含んでしする。

メモリ管理ブロックは、データメモリの７１゛レスを指
定したり、データ・バス上のブロック間の通信の管理を
行う。また、データ・メモリにはν１くつかの簡単なデ
ータ構造を形成することもできる。この場合、このブロ
ックはメモリを１／）＜つｉＪｌの領域に分割し、それ
ぞれの領域において異なったデータ構造を実現すること
ができる。そこではスタック、キュー、リンクリスト、
アレイと云また仝つの基本的なデータ構造が実現できる
。トランスバーサル形の処理を行う場合はアレイをデー
タ構造としてもつメモリとしマイクロコードＧま管理ブ
ロックにデータをアレイ上をシフトするか、アレイ上の
要素の値を読取るなどを指定することによって、管理ブ
ロックはシフトレジスタの各種操作を行うこととなる。

システム・バス・インタフェースは、図のシステムバス
を通して他の処理システムと通信を行う。

第５Ａ図の各ブロックとＢＵＳとの間の接続を表わして
おり、８５０図のシステム・バスは第５Ａ図のＢＵＳに
、また、第５Ｃ図のシステム・バス・イネーブルは、第
５Ａ図のＭＰＸの出力のうち、−各処理ユニットに配線
されるものに相当させることができる。ｉ５Ａ図のり、
Ｅ、Ｆ、Ｇ、および＠５Ｂ図のり、Ｂ、Ｆ、Ｇ、Ｈ，Ｉ
、ＪなどのブロックのＢＵＳ側は、第５Ｃ図のシステム
・バスインタフェースブロックのシステム・バス側と同
じ構造となる。以上のことは、第５Ｂ図についても同様
である。

りｐツクブロックは、システムで必要な動作り四ツク信
号を作るが、第５Ａ図〜第５Ｂ図の動作クロック線のよ
うに各部からの駆動が可能であるとき、第５Ｃ図の外部
フラッグ端子は、第５Ａ図における２、　４　、４．８
　、９．６ＫＨｚ端子、および第５Ｂ図における２、　
４　、９．６ＫＨ，端子に接続されるものである。

次に、本発明の各処理ユニットにおけるブロック間の接
続に適用される微細加工方法、およびエツチング方法に
ついて説明する。

６微細加工による４・１ケ造 集積回路を作る場合における工程には、膜状の材料をエ
ツチングすることが含まれる。エツチングを行うには、
レジスト画像を作るためにマスクと呼けれる原板が必要
である。マスクは写真乾板のような働きをするもので加
工目的物の１０〜１００倍の描き易い大きさに拡大して
描いた原図から写真を得る方法で、縮小して製作する。

この加工を行うには、先づ、ウェハの表面に均一な厚さ
にレジスト剤を塗布し、硬化させる処理な行ったあと、
マスクを通して光、電子線、あるいは一般に放射線の照
射を行う。レジスト剤は放射線の照射によって特定の化
学溶剤に対する溶解度が変化する材料である。マスクＣ
は公知の電子ビーム描画法などによって特定の加工デバ
イスのパターンに対応した窓が画かれている。次に、放
射線、あるいは電子ビーム転写法などによってマスクの
窓を通り抜けた放射、あるいは電子線で照射されたレジ
スト剤の部分を変質させる。ポジ形の現任を行った場合
は、変質した部分だけが溶は去り、ウェハ上にレジスト
剤の膜パターンを作る。次に、ウェハを溶解、あるいは
除去するウェットな、あるいはドライなエツチング処理
によってレジスト剤の付着していないウェハの部分を取
り去り目的とするデバイスの平面的な微細構造の一部を
形成する。

本発明では層をなす微細構造を可能とするもので、この
ために必要な条件は上述の如き第１のウニへのエツチン
グによって取り去られた部分をうめる形で第２のウェハ
を形成する処理が可能である必要がある。今、エツチン
グの完了した第１のウェハの上に別の材料を成長させて
上記の第２のウェハの材料を形成したとすると、この第
２の材料の面は第１のウェハの材料が取り去られた部分
にくぼみが生ずる。このくほみ以外の第２ウエハの部分
の材料が取り去られるものである。このため次のような
処理を行う。第２の材料の上に再びレジスト剤を塗布し
、第１のウェハを加工するときに用いたマスクを通して
第２のウェハ上のレジスト剤を照射する現保工程を行う
。こねはネガ形の現像となる。即ち、照射されず変質し
てない部分のレジスト剤が除去され、除去された部分の
材料をエツチングする。その後、レジスト剤は除去され
る。このとき第１のウェハに用いたマスクの逆のパター
ンを用いるとポジ形の現像工程となる。

即ち、照射されて変質した部分のレジスト剤が除去され
、その部分の材料がエツチングされる。

第６Ａ図は、上記の方法によって２つの異なる材料の立
体的な分布からなる構造を形成する例を示すもので、半
導体ウェハ１０の表面には微細加工技術などを用いてデ
バイス２０が形成されており、その表面には通常、保護
膜３０が形成されている。第６Ａ図（ト）はこの様子を
示すものである。

保護膜３０には％　Ｓ、０．などの酸化膜が用いられる
が、樹脂等の絶縁を用いることができる。次に、第６Ａ
図ｆｌ）で示されるように、保藺膜３０の所望の部分に
、上記の方法によって開口部４０を形成する。しかる後
に、ｍｅＡ図Ｃ）で示すように、その他の林料５０を開
口部４０を含も保護膜３０の上面に形成する。次に、第
６Ａ図０に示すように、この材料５０を第６Ａ図（１３
）で影戒した開口部４０のみ歿してエツチング除去する
。このとき、材料５０と共に保護膜３０が同時にエツチ
ングされないよう、保護膜３０と材料５ｏの組合せを考
える必要がある。次に、第６Ａ図１）に示すように、再
び表面に保饅膜３１を形成する。以下、この保護Ｍ３１
に対して第６Ａ図（Ａ）〜（Ｄ）に用いたのと同じ工程
を絆り返し、ｉａＡ図（Ｆ）に示されるような構造を得
ることができる。

第６Ａ図に示す多層工程における各加工層は、それぞれ
厚さをもっている。このことによって、サイドエツチン
グが起る。第６Ａ図においては、このサイドエツチング
とサイドにおける盛り上り現像を無視して画いである。

サイドエツチングが行われる場合は、レジストの縁辺か
ら加工層パターンの０１１ｊ面がエツチングされ、仕上
り寸法Ｌ　はレジスト寸法ＬＲより小さくなる。第６Ｂ
図（Ａ）　。

（１３）はこの様子を示すもので、θはレジスト、■は
加工層、のけ基板である。（Ａ）はエツチングｅｌ　、
（Ｂ　）はエツチング後の様子を示す。サイドエツチン
グの大きさは変換差ＬＲ−Ｌｐによって表わされ、これ
４１加工層の膜の厚さに比例して大きくなる。従って、
本発明の工程の場合、材料の継ぎ目において隆起が生ず
る可能性があるが、この大きさはこのサイドエツチング
の大きさによって左右される。マスクの寸法は、これら
サイドエツチングを利用して隆起をなくすための大きさ
を見込んで定めることとなる。９６８図（Ｃ）　、　Ｃ
Ｄ）。

（Ｅ）は第６Ａ図（Ｂ）、（Ｃ）、（Ｄ）に示す工程を
上記のようなサイドエツチングと、それによって材料の
継ぎ目に生ずる隆起が調整された結果を示すものである
。従って、ｍ６ＡＩ’２１（Ｆ）に示す２なる構造の界
面は、実際には図のように滑らかではなくなる。このこ
とから、これらの立体的構成の寸法の精度は、サイドエ
ツチングの大きさによって定まることとなる。

上記の方法によれば、複数種類の材料の立体的な分布を
作ることができる。本発明では、これらの方法を複数の
平面を重ねる形式をとる多層システムを構成することを
可能とするものであって、第６Ａ図は下層平面の電子回
路デバイスのシステム２０に対して、第６Ａ図（Ｆ）の
２なる構造によってさらに上面に積層して作られる電子
回路デバイシステムとの結合を行うことが可能である。

第６Ａ図（Ｆ）の２なる構造の材料は、先導性のものと
すれば、上下層システムの光による結合が可能であり、
導電性の材料ならば電気的結合が可能である。

次に、デバイスの内部の構造については、ｐ形およびｎ
形半導体の分布が必要である。このために第６Ａ図の方
法をそのまま用いることはできないが、これらの方法を
用いられる材料に応じて変形することによって、ｐｎ接
合の立体的な分布を作ることができる。先づ、単結晶シ
リコンなど単結晶半導体を用いる場合においては、導体
基板上に単結晶半導体を気相成長させ、更にその上に酸
化膜の気相成長を行う。その上にレジスト膜を塗布し、
ｎ形牛導０体とする部分に粒子線照射を行い、照射され
ない酸（［１をエツチングしｎ形の不純物の熱拡散を行
う。

残った酸化膜を溶解して再び全面に酸化膜の気相成長を
行い、ｐ影領域とする部分に同様の処理を行ってｐ形拡
散を行う。この方法は、後述のように上記導体基板をエ
ツチングによって除失する必要から立体化の上で融通性
に欠ける点がある。構成法に融通性をもたせるには、基
板がＭＡＲ物となる場合がある。この場合、上記のよう
な方法でｐｎ　’ｌｊ（合を作ろうとすると、半導体部
分は多結晶となり、不純物を拡散させることができない
。単結晶を用いずに不純物を混入し、所要の１１２１接
合の立体的分布を作るには、単結晶半導体ではなく、ア
モルファス半導体を用いる。これは直流のグロー放電分
解により形成されるもので、ｎ形不純物としてＰＨＩｇ
Ｐ形不純物としてＢ、Ｈ，などが用いられ、これらをド
ーピングするには単結晶シリコンの場合と同様、ＳＨ，
にＰＨ，、あるいはＢ。

Ｈｏを混合することにより行う。

第６Ｃ，６Ｂ図は、第６Ａ図の方法をアモルファスシリ
コンなどの半導体を材料としＭＯＳデバイスを構成する
場合に適用するものである。第００図において、（Ａ）
は１０なる絶縁物基板上に上記のグロー放電によって２
０なるｐ形の不純物を含む半導体を形成する工程の結果
を示す。次に（Ｂ）は（Ａ）の２０をエツチングするこ
とによつて得られるものである。これはレジスト像によ
るドライエツチング法などによるものでエツチングガス
としてＣＦ、、　ＣＦ、　＋Ｏ，、ＣＦ、　＋Ｎ、など
を利用する。（Ｃ）においては（Ｂ）の全面に酸化物の
気相成長を行い、ｌｌなる絶縁膜を形成する。（Ｄ）で
は、１１の２０の上の部分をエツチングする。この場合
、絶縁膜が８□０．である場合、エツチングガスとして
ＨＦガスを用いるなど、半導体をエツチングする場合に
用いるものとは異なるものが用いられる。（Ｅ）では（
Ｄ）の構造の全面にｍ化膜などの気相成長を行い、（Ｆ
）において２０なるｐ形半導体の上に窓をあけ、（Ｇ）
のように２１なる同じｐ形半導体を上記の方法で成長エ
ツチングし、（Ｈ）なる構成とする。ここで、（Ｈ）に
おいて、ＭＯＳデバイスのｎ形半導体を形成すべく１２
なる絶縁物の２０なるｐ形半導体の上の部分をエツチン
グする。このとき用いたレジスト課をそのままとし、（
Ｊ）のように３０なるｎ形半導体をｐ形半導体の方法と
同種の方法によって成長させ、エツチングレジスト膜を
除去することによって、（Ｋ）の構成とする。ｆｆ１６
ｃ図（ｂ）（Ｌ）〜（０）までの処理は、４０なる絶縁
膜と５０なる導体材料によってＭＯＳデバイスとその電
極を作る工程を示すものである。第６Ｃ図ＣＰ’）は上
記の工程で構成されたＭＯＳデバイスで、Ｏ，θ、Ｏは
同図（０）にも示すようにその電極である。ｅ）の■、
＠は例えば第６Ａ図（Ｆ）の２で示される導体であって
、より下層の電子回路デバイスに接続される。（Ｐ）の
Ｏとのを作る工程については、第６Ｃ図（Ａ）〜（０）
には含まれていない。上記電極工程を含めれば（Ａ）〜
（０）のほかに４つの工程が増加する。

本発明では、上述のようにＷＳ　ｌのウェハのエツチン
グによって取り去られた部分を、第２のウェハでうめる
ように加工を行うものであって、ｐ形、およびｎ形半導
体の空間的な分布を層によって制御するものである。第
６Ａ図（Ｆ）の１０．２０のように、従来の微細加工技
術によって作られたデバイスに適用すれば複数の層から
なる集積回路を相互に接続することが可能である。この
場合、最下層以外の層は第６Ｃ図（Ｐ）に示すようなデ
バイスからなるシステムによる集積回路となる。

第６Ｃ図（Ｐ）に示すデバイスによって集積回路を作る
には、次のような方法を例としてあげることができる。

即ち、同図（Ｐ）を上部力）ら貝１だ構成は、同図（Ｑ
）上段のようになる（Ｑ）の■。

＠、θ、■、■は、（Ｐ）の同じ記号カー示す構成に対
応し、さらに（Ｑ）のＯ２０，■、■【ま（Ｐ）と同時
に作られたデバイスの電極である。このデバイスは、例
えばダイオードであるとすると、このダイオードのｐｍ
接合部分の構造をは、第６Ｃ図の（Ｆ）〜（０）までの
各工程と同時にイｌ巨られるものであり、この第４造よ
り下の層の部分Ｇマ、第６Ｃ図の（Ａ）〜（Ｅ）なる工
程に並行して１テわ°れるが、この工程における半導体
部分２０以外の部分と同様に絶縁物の成長によって構成
される。

また、ＭＯ８形素子を用いる電子回路図におし１て、抵
抗に相当する公子は、第６Ｃ図（Ｐ）と同じ要素からな
っており、第６Ｃ図あ各工程におし・て構成され、その
端子は（Ｑ）のＱ、　■、θ、０．０と同じ構成となる
。これらのデフ＜イス間の接続（ｌｉ、第６Ｃ図（Ｑ）
に示す端子間を導体によって接絽−することによって行
うもので、（Ｑ）に示すような接続面に保護膜と端子導
体の一層だけの成長を行い、その上面に金属導体の蒸着
を行い、（Ｑ）に示す端子を接続する配線パターンを窓
とするマスクによってエツチングを行う。交叉配線が生
ずる場合には、その端子と保護膜の成長をもう一層構成
して、同様の処理によって配線を行う。

本発明によれば、デバイス間の接続を接続面をなす層を
設けて行う。接続線が交叉するような事態が起これば、
さらに接続面をなす層を作ればよいので、従来の集積回
路の場合のように１／１わゆるＦボ四ジカルな問題は起
って来ない。しかし、工程をできるかぎり少くするには
、デバイス間の接続は一層の内部で行われるようにする
必要がある。

工程を少くするもう一つの配慮は、それぞれの層に含ま
れるデバイスの数を多くシ、シかも用し肩られる材料を
少くする必要がある。特に、第６Ｃ図の４０なる層、即
ち、ＭＯ８４Ｒ造における絶ＩＴＪ層のように層の厚さ
を小さくする必要がある場合には、その他のデバイスに
ついても層を合わせる必要がある。第６Ｄ図は、このよ
うな工程の例を示すもので、図の１，２．・・・５は層
の番号であり、■、＠、θはそれぞれバイポーラトラン
ジスタとそれを用いる回路で抵抗の役割をもつデバイス
。

ダイオード、およびアナミツ回路における乗算を行うＭ
ＯＳデバイスである。３層は、ＭＯＳデバイスθでは、
ベースとなる絶縁層であり、■ではバイポーラ構造にお
けるベースとなるｐ）し半導体の部分になる。＠なるダ
イオードはθ、ののように特に厚さの小さい層を必要と
しないが、他のデバイスと工程を合わせるために、ｐ形
半導体の層の工程を入れている。１なる府は絶縁物とｐ
ｆ牛導体、２は導体、ｐ形半導体、ｎ形半導体、および
絶縁物からなり、その他の層は２層よりは材料の数は少
い。従って、第６Ｅ図の工程は、第６Ｄ図の（Ｐ）の場
合と同じになる。以上のような考え方によって、ＮＡＮ
Ｄ回路をベースにした論理回路を作るに必要な基本的な
デバイスの湾成法は、第６Ｆ、６Ｇ図のようになる。（
Ａ）、（Ｂ）。

（Ｃ）は、それぞれインバータ、Ｎ　Ａ　Ｎ　Ｄ　、お
よびＮＯＲ回路であり、それぞれの図Ｃおいて■。

■、θはそれぞれ回路図、多層構成の平面図、および同
じ多層構成の側面図を示す。側面図の右側の数字は屑の
番号であり、これらのデバイスは同一工程において構成
され、その上面にＷｊ　８６面を構成し配線のためのエ
ッチングエ停によって配臓される。接続面は交叉が生ず
る場合は、２層以上になる。また、フリップ・フリップ
などの記憶回路についても同様にして構成され、第６Ｇ
図（Ｄ）のようになる。ここでＱよ〜Ｑ６４１ｍＱＤ図
ＣＰ）のようなＭ　ＯＳデバイスであり、■、＠、θは
それぞれ回路図、平面図ｍｕ面図である。この回路の場
合、第６Ｆ図（Ａ）〜（Ｃ）と層を合わせるために、交
又配綜をう回させる構成とした。

バイポーラトランジスタについても、同様の論理回路用
基本回路を考えることができる。これは、第６Ｅ図Ｃ）
なるデバイスを素子としてｆｌＪいるもので、同図左側
に示すｍａ号のうち、５層をｎｆいて配線を行うもので
、もし、第６Ｅ図０なる乗算デバイスを用いなければ、
ＭＯＳデバイスより少い４層で基本回路を作ることがで
きる。第６Ｈ１６■図は、第６Ｆ、６Ｇ図のＭＯＳ形の
ＮＡＮＤ基本回路に対応したバイポーラトランジスタに
よるＮＡＮＤ基本回路である。

以下第６８，６１図に関する説明は、第６Ｆ、６Ｇ図に
関する説明において、ＭＯＳデバイスをバイポーラデバ
イスと読み替えたものとなる。

効　果 以上説明したように、本発明によれば、ｎｆにオーバー
ラツプさせて並列処理を行う場合、サンプル値動作式の
コンボリューションとなる点で分割し、各分割ごとに処
理ユニットを割り当て、゛各処理ユニット間を共通メモ
リにより連絡するので、機能構成上融通性心こ富むディ
ジタル信号処理が可能となる。実施例としては、変復調
器に適用した場合を示したが、それ以外のものも広範囲
に適用することができる。

【図面の簡単な説明】

第１Ａ図は本発明の実施例を示す変復調ユニットに用い
る演算回路のブロック図、第１Ｂ図、第１Ｃ図は第１Ａ
図のシフトレジスタＡ１．　Ｂ、の部分の詳細図、第２
Ａ図、第２Ｂ図は（２，１１）式を処理する回路のブロ
ック図、第２Ｃ図は自動等化処理回路のブロック図、第
２Ｄ図はトランスバーサル・フィルタの調整処理回路の
ブロック図、第２Ｅ図は（２，１８）、　（２，１９）
式の処理回路のブロック図、第２Ｆ図は直列形自動等化
器の出力エラーの予測値をめる回路の図、第２Ｇ図はシ
フトレジスタのブロックＮの回路図、第３Ａ図は低域通
過フィルタを用いる回路の図、第３Ｂ図はディジタル・
フィルタの処理回路の図、第３Ｃ図は多重ラグ・フィル
タ回路の構成図、第３Ｄ図は第２Ｇ図のクロックＮのか
わりの回路のｍ成因、第３Ｅ図はマスク・クロック発振
回路のブロック図、第３Ｆ図は（３，９）、　（３，＋
ｏ）式を処理する回路の図、第３Ｇ図はタイミング調整
処理回路の図、第３Ｈ図は（３゜１４）式の計算処理回
路の図、第４Ａ図は復調側のスタート・シーケンスの状
態転移図、ｍ４Ｂ図は復調部の制御回路のブロック図、
第４Ｃ図は変調側のスタート・シークンスの状態転移図
、第４Ｄ図は第４Ｃ図の制御を行う処理回路のブロック
図、第４Ｅ図は受信変調波ＡＧＣ回路のブロック図、第
４Ｆ図は、処理回路と周辺回路の全体系統図、第４Ｇ図
は送受信間のリターン・ロスを保つ回路の信号処理図、
第４Ｈ図は（４，８）　＋　（４，９）式の処理フロー
図、第４１図はクロック供給回路のブロック図、？Ｆ、
５Ａ図は第４Ｆ図の変調部（ＭＯＤ）の内部わ７成図、
第５Ｂ図は第４Ｆ図の復調部（ＤＥＭ）の内部構成図、
第５Ｃ図は第５Ａ図と第５Ｂ図のＡ、Ｂ、Ｃ，Ｃ，〜Ｃ
８の各処理ユニットの内部構成図、第６Ａ図は異なる材
料の立体的分布からなる栂造の断面図、第６Ｂ図はエツ
チング前−後の多層工程図、第６Ｃ図、第６Ｄ図は第６
Ａ図において、アモルファス・シリコン等の半導体を材
料としてＭＯＳデバイスを構成する場合の図、第６Ｅ図
はＯ抵抗トランジスタ、＠ダイオード、θ莱算デバイス
の交叉配線の断面榊造図、第６Ｆ図第６Ｇ図は（Ａ）イ
ンバータ、（Ｂ）ＮＡＮＤ。 （Ｃ）ＮＯＲ，（Ｄ）記憶デバイスについての多層構成
の平面、側面図、第６Ｈ図、第６１図は（Ａ）インバー
タ、（Ｂ）ＮＡＮＤ、（Ｃ）Ｎ。 Ｒ，（Ｄ）記憶デバイスについてのバイポーラ・トラン
ジスタによる回路構成図である。 １０：半導体ウェハ、２０：デバイス、３０＝保護膜、
４０二開ロ部。 、？？ １１１１１ 第　２０　図 ｇｏｈ。 第　３　Ａ　図 Ｘ′（ｋＴ２）Ｙ′（ｋＴ２） 第３Ｂ図 （ａ） 第　３　ｃ　図 （ａ） 第　３　Ｄ　図 □−−士 Ｘ２　第　３　Ｅ　図 第　３　Ｈ しＮ−１υＮ−１ 第　４　Ｂ　図 第４ｃ図 第　４　Ｅ　図 ρ　←　Ω　← ＝　＝　囚　ｆ 第　４−　Ｇ　図 （ａ） 第　４　Ｈ図 （ａ） 第　６　Ａ　図 ３０ 第　６　Ｂ　図 第６Ｃ図 第　６　Ｄ　図 ０ 第　６ Ｆ Ｅ（８）

Claims (2)

【特許請求の範囲】
1. （１）数理的にめられたサンプル値動作式を演算する処
   理回路をｔｌｆＪ成し、かつ処理ステップ数の多い動作
   式の処理をオーバーラツプさせて並列処理する装置にお
   いて、上記動作式のコンボリューションとなる点で分割
   し、各分割ごとに複数の処理ユニットを割当て、各処理
   ユニット間の通信を共通メモリを通して行うことを特徴
   とするオーバーラツプ処理方式。
2. （２）前記複数の処理ユニットは、変復調機能を具備し
   、各分割ごとの処理ユニットにおけるプ四・ツタ間の接
   続を、微細加工およびエツチングにより複数の層を薄酸
   して行うことを特徴とする特許請求の範囲第１項記載の
   オーバーラツプ処理方式。