JPS6057902A - 膜抵抗体 - Google Patents
膜抵抗体Info
- Publication number
- JPS6057902A JPS6057902A JP58167309A JP16730983A JPS6057902A JP S6057902 A JPS6057902 A JP S6057902A JP 58167309 A JP58167309 A JP 58167309A JP 16730983 A JP16730983 A JP 16730983A JP S6057902 A JPS6057902 A JP S6057902A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- film
- substrate
- film resistor
- organic film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は、ハイブリッド回路等に使用される受動素子の
一つである膜抵抗体に関するものである。
一つである膜抵抗体に関するものである。
〈従来技術〉
一般のハイブリッド回路に用いられる受動素子の一つで
ある膜抵抗体は、厚膜抵抗体と薄膜抵抗体に大別される
。上記厚膜抵抗体は、セラミックなどの基板上にAu+
Ag+Pdなどの導体ペーストをスクリーン印刷し、焼
成した後、RuO2などの抵抗ペーストと同じく印刷焼
成することにより抵抗体を得る方法である。また、薄膜
抵抗体は、セラミックなどの基板にTa、TaN等をス
パッタリング等により形成する方法である。
ある膜抵抗体は、厚膜抵抗体と薄膜抵抗体に大別される
。上記厚膜抵抗体は、セラミックなどの基板上にAu+
Ag+Pdなどの導体ペーストをスクリーン印刷し、焼
成した後、RuO2などの抵抗ペーストと同じく印刷焼
成することにより抵抗体を得る方法である。また、薄膜
抵抗体は、セラミックなどの基板にTa、TaN等をス
パッタリング等により形成する方法である。
しかしながら、従来、有機フィルムを基板として用いた
場合、厚膜抵抗体は焼成温度の関係から作製が困難であ
るという欠点があった。近年、低温焼成用導電性有機ペ
ーストの発表がなされているが、捷だ安定性の点で十分
とは言えない。一方、薄膜抵抗体は、ターミナルを含む
配線の形成、導体金属膜の付着、フォトエツチング、抵
抗の形成。
場合、厚膜抵抗体は焼成温度の関係から作製が困難であ
るという欠点があった。近年、低温焼成用導電性有機ペ
ーストの発表がなされているが、捷だ安定性の点で十分
とは言えない。一方、薄膜抵抗体は、ターミナルを含む
配線の形成、導体金属膜の付着、フォトエツチング、抵
抗の形成。
抵抗金属膜の付着、フォトエツチングの工程の他。
安定化のだめのアニーリングなど複雑な工程を必要とす
るなどの欠点があった。
るなどの欠点があった。
〈目 的〉
本発明は上記従来の厚膜抵抗体もしくは薄膜抵抗体の欠
点を除去するためになされたもので、特に、有機フィル
ムから成る基板を用い、この基板、)、、、:を向上さ
せ、かつスパッタ粒子の基板への喰い込みにより導電性
を持たせ、この部分を抵抗体部とすることに」:って、
従来の抵抗体金属薄膜付着工程を不要となしてプロセス
処理工程を簡略化し、かつ有機フィルム基板によってデ
ィプレイ面上等への実装が可能な透明な抵抗体を容易で
安価に構成l−得る膜抵抗体を提供することを目的とす
る。
点を除去するためになされたもので、特に、有機フィル
ムから成る基板を用い、この基板、)、、、:を向上さ
せ、かつスパッタ粒子の基板への喰い込みにより導電性
を持たせ、この部分を抵抗体部とすることに」:って、
従来の抵抗体金属薄膜付着工程を不要となしてプロセス
処理工程を簡略化し、かつ有機フィルム基板によってデ
ィプレイ面上等への実装が可能な透明な抵抗体を容易で
安価に構成l−得る膜抵抗体を提供することを目的とす
る。
〈実施例〉
本発明の一実施例による膜抵抗体の作製プロセス工程の
手順を第1図(a)〜(f)に従−て説明する。
手順を第1図(a)〜(f)に従−て説明する。
(a)有機フィルム基板の逆スパツタリング有機フィル
ム基板1と1〜て、例えば耐熱性をもつポリイミドフィ
ルムが用いられ、この工程は有機フィルム基板の面11
を逆スパツタリングにより粗すことにより、この基板面
に付着される導体金属薄膜と有機フィルム基板間の密着
性を向上させると共に、後にウェットエツチング処理を
行ってもスパッタ粒子5の喰い込みにより導電性を持た
せるだめの処理である。
ム基板1と1〜て、例えば耐熱性をもつポリイミドフィ
ルムが用いられ、この工程は有機フィルム基板の面11
を逆スパツタリングにより粗すことにより、この基板面
に付着される導体金属薄膜と有機フィルム基板間の密着
性を向上させると共に、後にウェットエツチング処理を
行ってもスパッタ粒子5の喰い込みにより導電性を持た
せるだめの処理である。
表面の粗れ方は、逆スパッタ時間、RF小出力より大き
く変わり、これにより有機フィルム基板のシート抵抗を
制御できる。従って、最も重要な工程と言える。第2図
には有機フィルム基板としてポリイミドフィルムを用い
た場合のスパッタリング時間(分)、RF小出力KW)
とシート抵抗(KΩ)との関係が示される。図から分か
るように有機フィルム基板のシート抵抗は、逆スパツタ
リング時間及びRF小出力よって大きく変わり、シート
抵抗値は逆スパツタリング時間が短く、RF小出力小さ
いほど大きく、逆スパツタリング時間を長<LRF出力
を大きくすればシート抵抗値は小さくなることが分かる
。
く変わり、これにより有機フィルム基板のシート抵抗を
制御できる。従って、最も重要な工程と言える。第2図
には有機フィルム基板としてポリイミドフィルムを用い
た場合のスパッタリング時間(分)、RF小出力KW)
とシート抵抗(KΩ)との関係が示される。図から分か
るように有機フィルム基板のシート抵抗は、逆スパツタ
リング時間及びRF小出力よって大きく変わり、シート
抵抗値は逆スパツタリング時間が短く、RF小出力小さ
いほど大きく、逆スパツタリング時間を長<LRF出力
を大きくすればシート抵抗値は小さくなることが分かる
。
(b) 導体金属薄膜の付着
導体金属膜であれば単層、多層例でも良いが、実施例で
はA7?(21,Ti(3)、Cu−Niからなる合金
膜4が用いられた。A12は下地フィルムとの密着性を
良くシ、又Cu −Ni 合金膜4はハンダ付けを可能
にする。まだTi3はこの両者(2,4)間のバリアー
メタルである。各々の8 スパッタリング条件は、アルゴン圧力3×10ton
O下でパワ−2KW程度である。
はA7?(21,Ti(3)、Cu−Niからなる合金
膜4が用いられた。A12は下地フィルムとの密着性を
良くシ、又Cu −Ni 合金膜4はハンダ付けを可能
にする。まだTi3はこの両者(2,4)間のバリアー
メタルである。各々の8 スパッタリング条件は、アルゴン圧力3×10ton
O下でパワ−2KW程度である。
(C) 配線パターンのエツチング
この工程は、一般のウェットエッチプロセスでも良く、
例えばレジストで被覆した後、Al。
例えばレジストで被覆した後、Al。
Ti 、Cu−Niの場合、Cu・Ntt ’ri−H
F+H20,Al−HaPO4で順次エツチング処理す
れば良い。
F+H20,Al−HaPO4で順次エツチング処理す
れば良い。
(a) 抵抗体部のマスキング
まず、抵抗体として必要な部分、即ちノくターン間をマ
スキングする0マスキング材料6はフォトレジスト、印
刷レジスト等を用いることができるが、後のプラズマエ
ツチング工程に耐える必要がある。
スキングする0マスキング材料6はフォトレジスト、印
刷レジスト等を用いることができるが、後のプラズマエ
ツチング工程に耐える必要がある。
(e) 抵抗体部の形成
上記マスキングレジスト6により被覆された有機フィル
ム基板1をプラズマ中に晒らす(7はプラズマ処理面)
ことにより、抵抗体部以外の部分をわずかにエツチング
処理せしめ、喰い込んでいたスパッタ粒子5を取り去る
。このプラズマ処理工程の条件はCFa +02プラズ
マで約30秒行えば良い。従って、この時間内では配線
下のサイドエツチングは殆んどなく実際上全く問題ない
。
ム基板1をプラズマ中に晒らす(7はプラズマ処理面)
ことにより、抵抗体部以外の部分をわずかにエツチング
処理せしめ、喰い込んでいたスパッタ粒子5を取り去る
。このプラズマ処理工程の条件はCFa +02プラズ
マで約30秒行えば良い。従って、この時間内では配線
下のサイドエツチングは殆んどなく実際上全く問題ない
。
(f> マスキングレジストの除去
マスキングレジスト6を除去すればプロセスは完了する
。9は導体部、10は絶縁部となる。
。9は導体部、10は絶縁部となる。
この様にして形成された膜抵抗体は、見掛は上、全く透
明で有機フィルム上に配線が見えるだけである。
明で有機フィルム上に配線が見えるだけである。
〈効 果〉
以上説明したように本発明の膜抵抗体によれば、最も時
間とコストのかメる抵抗体金属薄膜付着工程が不要とな
るためプロセス処理工程が容易で簡略化されコストの低
減が図れる。また膜抵抗体は透明であるだめ、幅広く電
子機器のモジュールに第1図(a)〜(f)は本発明に
よる膜抵抗体の一実施例の作製プロセス工程を示す断面
図、第2図は第1図の説明に供するだめのスパッタリン
グ時間及びRF出力とシート抵抗との関係を示す図であ
る。
間とコストのかメる抵抗体金属薄膜付着工程が不要とな
るためプロセス処理工程が容易で簡略化されコストの低
減が図れる。また膜抵抗体は透明であるだめ、幅広く電
子機器のモジュールに第1図(a)〜(f)は本発明に
よる膜抵抗体の一実施例の作製プロセス工程を示す断面
図、第2図は第1図の説明に供するだめのスパッタリン
グ時間及びRF出力とシート抵抗との関係を示す図であ
る。
符号の説明
1:有機フィルム基板、2〜4:導体金属膜5ニスバッ
タ粒子 6:マスキングレジスト8:抵抗体部 代理人 弁理士 福 士 愛 彦(他2名)9−
タ粒子 6:マスキングレジスト8:抵抗体部 代理人 弁理士 福 士 愛 彦(他2名)9−
Claims (1)
- 1、有機フィルムから成る基板を逆スパツタリングで表
面処理し、該表面処理された基板に喰い込んだ導電性ス
パッタ粒子によシ抵抗体部を形成し該抵抗体部と結合さ
れる導電金属膜を上記基板面に形成したことを特徴とす
る膜抵抗体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58167309A JPS6057902A (ja) | 1983-09-09 | 1983-09-09 | 膜抵抗体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58167309A JPS6057902A (ja) | 1983-09-09 | 1983-09-09 | 膜抵抗体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6057902A true JPS6057902A (ja) | 1985-04-03 |
Family
ID=15847354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58167309A Pending JPS6057902A (ja) | 1983-09-09 | 1983-09-09 | 膜抵抗体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057902A (ja) |
-
1983
- 1983-09-09 JP JP58167309A patent/JPS6057902A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4016050A (en) | Conduction system for thin film and hybrid integrated circuits | |
| US4434544A (en) | Multilayer circuit and process for manufacturing the same | |
| GB1527108A (en) | Methods of forming conductors on substrates involving electroplating | |
| JPH0235475B2 (ja) | ||
| US5208656A (en) | Multilayer wiring substrate and production thereof | |
| JP3255112B2 (ja) | 抵抗内蔵型の配線基板及びその製造方法 | |
| JPS6057902A (ja) | 膜抵抗体 | |
| JPH08213221A (ja) | 角形薄膜チップ抵抗器の製造方法 | |
| JP3066201B2 (ja) | 回路基板及びその製造方法 | |
| JPH0245996A (ja) | 混成集積回路の製造方法 | |
| JPH06302951A (ja) | 配線基板及びその製造方法 | |
| JPH0451585A (ja) | 窒化アルミニウム配線基板 | |
| JPH05283853A (ja) | プリント回路基板 | |
| JPH04102385A (ja) | 膜状抵抗体を備えた電気基板 | |
| JP3452677B2 (ja) | ファインパターン回路の形成方法 | |
| JPH065598A (ja) | 半導体装置における配線形成方法 | |
| JPH03155134A (ja) | 集積回路装置の配線電極 | |
| JPS6155799B2 (ja) | ||
| JPS60161686A (ja) | 薄膜非線形素子の製造方法 | |
| JP3218698B2 (ja) | 銅のメタライズ方法 | |
| JPS63148696A (ja) | 電子回路基板 | |
| JPS61121389A (ja) | セラミツク配線板 | |
| JP2000082877A (ja) | 薄膜回路基板の製造方法 | |
| JPH0240232B2 (ja) | ||
| JPH02205096A (ja) | 炭化ケイ素系セラミックス基板に対する回路形成法 |