JPH02205096A - 炭化ケイ素系セラミックス基板に対する回路形成法 - Google Patents
炭化ケイ素系セラミックス基板に対する回路形成法Info
- Publication number
- JPH02205096A JPH02205096A JP2451689A JP2451689A JPH02205096A JP H02205096 A JPH02205096 A JP H02205096A JP 2451689 A JP2451689 A JP 2451689A JP 2451689 A JP2451689 A JP 2451689A JP H02205096 A JPH02205096 A JP H02205096A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon carbide
- carbide ceramic
- metallic
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［所業上の利用分野１
、本発明仲、、、炭化ケイ素系セラミックス基板に対す
る回路形成技術の分野に関するものである。
る回路形成技術の分野に関するものである。
［従来の技術と問題点１
プリント配線板における回路形成技術において最近特に
、■放熱性の良い基板に、電気容量が大きく取れる抵抗
値が低い回路を高密度に配すること。■上記■の条件を
満たす回路が、基板に対して確実・強固に密着（固着）
されていること、の双方の条件を兼ね備えた回路を得る
ことができる技術の提案が強く望まれている。
、■放熱性の良い基板に、電気容量が大きく取れる抵抗
値が低い回路を高密度に配すること。■上記■の条件を
満たす回路が、基板に対して確実・強固に密着（固着）
されていること、の双方の条件を兼ね備えた回路を得る
ことができる技術の提案が強く望まれている。
一方でまた、この目的に即した回路形成のための基板の
ひとつとして、炭化ケイ素系セラミックスになる基板が
市場に提供されている。
ひとつとして、炭化ケイ素系セラミックスになる基板が
市場に提供されている。
ところで、この炭化ケイ素系セラミックス基板に対する
回路形成技術としては、現在のところ次に記す技術水準
に止どまっているが実情である。
回路形成技術としては、現在のところ次に記す技術水準
に止どまっているが実情である。
ａ）炭化ケイ素系セラミックス基板に対して、活性力の
強いチタンを蒸着し、その上に他種の金属を蒸着する方
法。
強いチタンを蒸着し、その上に他種の金属を蒸着する方
法。
然るに、この方法で得られる金属膜は非常に薄いものと
なってしまい、そこで上記■の条件を満たす金属族、す
なわち肉厚の金属膜をこの方法で作ろうとすると、蒸着
の為に多くの時間を要してしまい、全（不経済なものと
なってしまう。
なってしまい、そこで上記■の条件を満たす金属族、す
なわち肉厚の金属膜をこの方法で作ろうとすると、蒸着
の為に多くの時間を要してしまい、全（不経済なものと
なってしまう。
ｂ）上記ａ）に記した方法で形成した蒸着膜上にロウ付
けにより導電性金属を接合する方法。
けにより導電性金属を接合する方法。
この方法であると、微細な回路の形成は、蒸着族お上び
ロウ剤、そしてその上の導電性金属と、３〜４種類の金
属をエツチングしなければならず、個々の金属の腐食防
食をコントロールすること、お上りロウ剤が拡散層を形
成し、この層をエツチングすることは実質上非常に困難
で、精度良く回路形成を行うことは不可能である。
ロウ剤、そしてその上の導電性金属と、３〜４種類の金
属をエツチングしなければならず、個々の金属の腐食防
食をコントロールすること、お上りロウ剤が拡散層を形
成し、この層をエツチングすることは実質上非常に困難
で、精度良く回路形成を行うことは不可能である。
Ｃ）炭化ケイ素系セラミックス基板に直接メッキを施す
方法。
方法。
炭化ケイ素系セラミックスは、物質的に極めて安定な性
質を有するが故に、その表面を化学的に改質することに
より、基板に対するメタライズにおいて密着を高めると
いうことが困難で、上記■の条件を満たすことができな
い。
質を有するが故に、その表面を化学的に改質することに
より、基板に対するメタライズにおいて密着を高めると
いうことが困難で、上記■の条件を満たすことができな
い。
［発明の目的］
本発明は、炭化ケイ素系セラミックスになる基板に対し
て、上記［従来の技術と問題点１の項に記載した■■の
条件を満たす回路形成技術の提案を目的とする。
て、上記［従来の技術と問題点１の項に記載した■■の
条件を満たす回路形成技術の提案を目的とする。
Ｅ問題点を解決するための手段］
本発明では、上記目的を達成する具体的な技術を種々検
討した結果、炭化ケイ素系セラミックスの表面に、まず
活性力の強いチタンによる蒸着膜を形成し、その上にニ
ッケル、金、プラチナの何れかもしくはそれらの組み合
わせになる保護膜を蒸着した基板に対し、この金属薄膜
を電極として通電して該＊ｉ上に肉厚の銅ンツキを施す
ことにより、上述の条件■■を満足させ、かつ全く熱歪
のない回路を形成し得る技術を完成し得たものである。
討した結果、炭化ケイ素系セラミックスの表面に、まず
活性力の強いチタンによる蒸着膜を形成し、その上にニ
ッケル、金、プラチナの何れかもしくはそれらの組み合
わせになる保護膜を蒸着した基板に対し、この金属薄膜
を電極として通電して該＊ｉ上に肉厚の銅ンツキを施す
ことにより、上述の条件■■を満足させ、かつ全く熱歪
のない回路を形成し得る技術を完成し得たものである。
保ｉｌ！膜を設けた所以は、回路自体の安定性を良好に
保つためであり、上記の金属が回路形成時のエツチング
性についても良好な結果をもたらすことを実験的に確認
している。
保つためであり、上記の金属が回路形成時のエツチング
性についても良好な結果をもたらすことを実験的に確認
している。
この手段による一用例（「セミアデイティブ法」による
回路形成の例）を図（第１図）とともに説明することに
より補足する。
回路形成の例）を図（第１図）とともに説明することに
より補足する。
まず、炭化ケイ素系セラミックス基板（１）の表面に蒸
着技術を利用して金属薄膜（２）を形成する。・・・・
・図の 尚、この金属薄膜（２）は、チタン蒸着膜とその上に形
成されるたとえばニッケルになる保護膜とによりなるも
のである。
着技術を利用して金属薄膜（２）を形成する。・・・・
・図の 尚、この金属薄膜（２）は、チタン蒸着膜とその上に形
成されるたとえばニッケルになる保護膜とによりなるも
のである。
次に、蒸着により表面に金属薄膜（２）を得た炭化ケイ
素系セラミックス基板（１）に、写真技術を利用し、ド
ライフィルムによりネガ画像（３）を形成する。・・・
・・図０ 次に、上記金属薄１１（２）を電極として通電し、電解
銅メッキ技術により、回路部分に肉厚の銅メッキ層（４
）を形成する。・・・・・図０次に、ドライフィルムに
よるネガ画像（３）をはく離する・・・・・図■ 次に、金属１Ｆ１ｉ（２）をエツチングすることにより
、回路（４）を得る。・・・・・図■［実施例］ 炭化ケイ素系セラミックス基板の表面にチタン蒸着膜を
形成し、さらにニッケル、金の順で０．１μｍの厚さの
膜を形成し、脱脂後＼ ドライフィルムによりネが画像
を形成し、さらに１０％Ｈｅｌで脱脂し、活性後、２０
μ輸、３０μｍ、５０μ輸の銅メッキを行い、レジスト
はく離後、本発明出願人製造になる金用エッチャント（
商品名「セレクトエッチＥ−７９Ｊ）によりエツチング
を行□い、その後、さらに本発明出願人製造になるニッ
ケル・チタン用エッチャント（商品名「セレクトエッチ
Ｅ−８１）によりニッケル・チタンを除去し、回路を得
た。
素系セラミックス基板（１）に、写真技術を利用し、ド
ライフィルムによりネガ画像（３）を形成する。・・・
・・図０ 次に、上記金属薄１１（２）を電極として通電し、電解
銅メッキ技術により、回路部分に肉厚の銅メッキ層（４
）を形成する。・・・・・図０次に、ドライフィルムに
よるネガ画像（３）をはく離する・・・・・図■ 次に、金属１Ｆ１ｉ（２）をエツチングすることにより
、回路（４）を得る。・・・・・図■［実施例］ 炭化ケイ素系セラミックス基板の表面にチタン蒸着膜を
形成し、さらにニッケル、金の順で０．１μｍの厚さの
膜を形成し、脱脂後＼ ドライフィルムによりネが画像
を形成し、さらに１０％Ｈｅｌで脱脂し、活性後、２０
μ輸、３０μｍ、５０μ輸の銅メッキを行い、レジスト
はく離後、本発明出願人製造になる金用エッチャント（
商品名「セレクトエッチＥ−７９Ｊ）によりエツチング
を行□い、その後、さらに本発明出願人製造になるニッ
ケル・チタン用エッチャント（商品名「セレクトエッチ
Ｅ−８１）によりニッケル・チタンを除去し、回路を得
た。
検討に使用した画像は２．Ｏ１φの円形パッドで、これ
による垂直引張り強度を測定した結果は［表−■］の通
りである。
による垂直引張り強度を測定した結果は［表−■］の通
りである。
以 下 余 白
［表−
■
］
系セラミックス基板の実用価値を真に高め、優れたプリ
ント配線板の市場への提供を可能にした。
ント配線板の市場への提供を可能にした。
第１図は、本発明性実施のための一兵体例を示したもの
である。 試験による破壊は、すべてセラミックス面での破壊によ
るもので、メッキを乗せることによる接合面での応力の
集中等は起こっていないことが実験的に確認された。 また、回路の抵抗値は、純金属のそれとほぼ同一で、厚
膜ペースト法によるものに比べ着しく低く、良好であっ
た。 ［発明の効果１ 従来法では極めて困難を伴っていた、炭化ケイ素系セラ
ミックス基板に対して肉厚の導電層を得るための回路形
成法について、簡易でしかも極めて信頼性の高い技術を
本発明では案出したから、回路基板としての質の高い炭
化ケイ素特許出願人 株式会社ヤマトヤ商会
である。 試験による破壊は、すべてセラミックス面での破壊によ
るもので、メッキを乗せることによる接合面での応力の
集中等は起こっていないことが実験的に確認された。 また、回路の抵抗値は、純金属のそれとほぼ同一で、厚
膜ペースト法によるものに比べ着しく低く、良好であっ
た。 ［発明の効果１ 従来法では極めて困難を伴っていた、炭化ケイ素系セラ
ミックス基板に対して肉厚の導電層を得るための回路形
成法について、簡易でしかも極めて信頼性の高い技術を
本発明では案出したから、回路基板としての質の高い炭
化ケイ素特許出願人 株式会社ヤマトヤ商会
Claims (1)
- 炭化ケイ素系セラミックスの表面にチタン蒸着膜を形
成すると共に、その上にニッケル、金、プラチナの何れ
かもしくはそれらの組み合わせになる保護膜を形成せし
めた炭化ケイ素系セラミックス薄膜基板に、この金属薄
膜を電極としてメッキを施し、かつ不要部分を蒸着膜を
含めエッチングで除去することによりパターニングする
ことを特徴とする回路形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2451689A JPH02205096A (ja) | 1989-02-02 | 1989-02-02 | 炭化ケイ素系セラミックス基板に対する回路形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2451689A JPH02205096A (ja) | 1989-02-02 | 1989-02-02 | 炭化ケイ素系セラミックス基板に対する回路形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02205096A true JPH02205096A (ja) | 1990-08-14 |
Family
ID=12140337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2451689A Pending JPH02205096A (ja) | 1989-02-02 | 1989-02-02 | 炭化ケイ素系セラミックス基板に対する回路形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02205096A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6836940B2 (en) * | 1995-07-14 | 2005-01-04 | Seiko Epson Corporation | Process for producing a laminated ink-jet recording head |
-
1989
- 1989-02-02 JP JP2451689A patent/JPH02205096A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6836940B2 (en) * | 1995-07-14 | 2005-01-04 | Seiko Epson Corporation | Process for producing a laminated ink-jet recording head |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1042557A (en) | Conduction system for thin film and hybrid integrated circuits | |
| JPH0575246A (ja) | プリント回路の作成法 | |
| JPH02205096A (ja) | 炭化ケイ素系セラミックス基板に対する回路形成法 | |
| JP2886317B2 (ja) | 配線基板およびその製造方法 | |
| JP3148377B2 (ja) | 印刷スクリーンの製造方法 | |
| JPH05243699A (ja) | モジュール用基板及びその製造方法 | |
| JPH10270630A (ja) | 半導体装置用基板及びその製造方法 | |
| JPH0245996A (ja) | 混成集積回路の製造方法 | |
| US3554876A (en) | Process for etching and electro plating a printed circuit | |
| JPH05283853A (ja) | プリント回路基板 | |
| JPS6156879B2 (ja) | ||
| JPS6155799B2 (ja) | ||
| JPS6295894A (ja) | スル−ホ−ル基板の製造方法 | |
| JPH0621611A (ja) | プリント配線板の製造方法 | |
| JPS6155800B2 (ja) | ||
| JP2914019B2 (ja) | 電子部品の製造方法 | |
| JPH04363093A (ja) | プリント基板の製造方法 | |
| JPH09167883A (ja) | 表面実装用プリント配線板およびその製造方法 | |
| JPS61212097A (ja) | 内層パタ−ン部が露出するプリント基板の製造法 | |
| JPH0258293A (ja) | 配線基板 | |
| JPS6057902A (ja) | 膜抵抗体 | |
| JPS63187687A (ja) | 印刷配線基板の製造方法 | |
| JPS61296791A (ja) | 導体パタ−ンの形成方法 | |
| JPH01289144A (ja) | はんだバンプの製造方法 | |
| JPS59155993A (ja) | 膜回路基板 |