JPS6057964A - 固体光電変換装置およびその製造方法 - Google Patents
固体光電変換装置およびその製造方法Info
- Publication number
- JPS6057964A JPS6057964A JP58167004A JP16700483A JPS6057964A JP S6057964 A JPS6057964 A JP S6057964A JP 58167004 A JP58167004 A JP 58167004A JP 16700483 A JP16700483 A JP 16700483A JP S6057964 A JPS6057964 A JP S6057964A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- groove
- photoelectric conversion
- solid
- conversion device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F71/00—Manufacture or treatment of devices covered by this subclass
- H10F71/121—The active layers comprising only Group IV materials
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は固体光電変換装置の製造方法、詳しくは、隣接
する光電変換領域の絶縁分前層の形成方法に関する。
する光電変換領域の絶縁分前層の形成方法に関する。
従来例の構成とその問題点
例えば、画素間分離領域を選択酸化法で形成した従来の
一次元固体撮像装置は、第１図ａの平面形状図々らびに
第１図すのＡ−Ａ’断面図に示されるように、−導電形
の半導体基板１の表面１）１ｊに、反対導電形の画素領
域２を、選択酸化法で形成した局部酸化膜３によって分
離して、多数に並設した構造である。なお、最浅部にｄ
：保護絶縁膜４が設けられている。
一次元固体撮像装置は、第１図ａの平面形状図々らびに
第１図すのＡ−Ａ’断面図に示されるように、−導電形
の半導体基板１の表面１）１ｊに、反対導電形の画素領
域２を、選択酸化法で形成した局部酸化膜３によって分
離して、多数に並設した構造である。なお、最浅部にｄ
：保護絶縁膜４が設けられている。
この構造で、画素領域２は半導体基板１に対して逆バイ
アスされ、その結果、接合領域に空乏層５が形成さ７Ｌ
る。入射光があると、それぞれの画素領域２で光電変換
動作が実行されるが、このとき発生した電荷は空乏層５
ＶＣ集められる。例えば、１つの画素領域２に光の入射
があると、この近傍で発生した電荷は、最も近接する空
乏層５に集められ、このときの電荷の広がりは最大で１
つの画素領域２の幅１１になる。ところが、局部酸化膜
３の領域に入射光があると、その直下で発生した電荷は
拡散によって隣接する２つの画素領域２側の空乏層５に
分散されて集められる。このため、光７（ｙ変換動作の
広がりは、局部酸化膜３を含む分離領域の幅１２と画素
領域２個分の幅２１１との和、すなわち、（６２−＋−
２１１）になる。また、局部酸化膜３の幅ｅ２は、通常
の場合、数μｍになり、このことが解像度を低下させる
要因となっていた。なお、局部酸化膜３の直下の高濃度
領域６はチャネル・スｊ・ツバ−である。
アスされ、その結果、接合領域に空乏層５が形成さ７Ｌ
る。入射光があると、それぞれの画素領域２で光電変換
動作が実行されるが、このとき発生した電荷は空乏層５
ＶＣ集められる。例えば、１つの画素領域２に光の入射
があると、この近傍で発生した電荷は、最も近接する空
乏層５に集められ、このときの電荷の広がりは最大で１
つの画素領域２の幅１１になる。ところが、局部酸化膜
３の領域に入射光があると、その直下で発生した電荷は
拡散によって隣接する２つの画素領域２側の空乏層５に
分散されて集められる。このため、光７（ｙ変換動作の
広がりは、局部酸化膜３を含む分離領域の幅１２と画素
領域２個分の幅２１１との和、すなわち、（６２−＋−
２１１）になる。また、局部酸化膜３の幅ｅ２は、通常
の場合、数μｍになり、このことが解像度を低下させる
要因となっていた。なお、局部酸化膜３の直下の高濃度
領域６はチャネル・スｊ・ツバ−である。
発明の目的
本発明は、絶縁分離領域の占有幅台・小さく！−，マ、
高い解像度を実現し得る固体光電変１更−１−４置、Ｉ
、・、１：びその製造方法を提供するものである。
高い解像度を実現し得る固体光電変１更−１−４置、Ｉ
、・、１：びその製造方法を提供するものである。
発明の構成
本発明は、要約するに、−ノ、〜型彫の゛１′−青体ノ
、１、イ友および同半導体基板に形成された溝の底面か
らｊ’！ｉ択的に育成された同一導電形エピタキシャル
領域の表面部に、それぞれ、光電変換部を有するととも
に、前記半導体基板と前記エピタキシャル鎮咳との界域
に前記溝の側面に形成され／こ絶縁膜、１：りなる絶縁
分離領域をそなえた固体光電変換装置に１′であり、ま
た、その製造方法として、−導？０、形の？１′導体基
板に溝を形成したのち、間溝血を含む前記半導体基板の
全面に絶縁物を形成するｘｒ冴’＋’、前り溝の底面の
前記絶縁物を除去したのち、同面に前記半導体基板と同
一）ｎ型彫のエピタキシャル成長層を形成して、凹溝を
埋める工程、お、１：び前記゛１′−導体基板表面なら
びに前記エピタキシャル成長層表面にそれぞれ反対導電
形の領域を形成する工程 − をそなえたものである。そして、本発明によシ、隣接す
る光電変換領域を分離する絶縁分離領域の幅は、溝の側
面に形成される絶縁膜の厚み分であり、せいぜい、１μ
ｍ未満の小さいものにすることができる。
、１、イ友および同半導体基板に形成された溝の底面か
らｊ’！ｉ択的に育成された同一導電形エピタキシャル
領域の表面部に、それぞれ、光電変換部を有するととも
に、前記半導体基板と前記エピタキシャル鎮咳との界域
に前記溝の側面に形成され／こ絶縁膜、１：りなる絶縁
分離領域をそなえた固体光電変換装置に１′であり、ま
た、その製造方法として、−導？０、形の？１′導体基
板に溝を形成したのち、間溝血を含む前記半導体基板の
全面に絶縁物を形成するｘｒ冴’＋’、前り溝の底面の
前記絶縁物を除去したのち、同面に前記半導体基板と同
一）ｎ型彫のエピタキシャル成長層を形成して、凹溝を
埋める工程、お、１：び前記゛１′−導体基板表面なら
びに前記エピタキシャル成長層表面にそれぞれ反対導電
形の領域を形成する工程 − をそなえたものである。そして、本発明によシ、隣接す
る光電変換領域を分離する絶縁分離領域の幅は、溝の側
面に形成される絶縁膜の厚み分であり、せいぜい、１μ
ｍ未満の小さいものにすることができる。
実施例の説明
本発明を、以下に、実施例により詳しく説明する０
第２図は本発明実施例の一次元固体撮像装置であシ、同
図ａが平面形状、同図すがＢ−Ｂ’断面の構造である。
図ａが平面形状、同図すがＢ−Ｂ’断面の構造である。
この図では、１１が半導体基板、１２が画素領域、１３
が絶縁分離領域、１４が保護絶縁膜、１５が空乏層であ
る。また、絶縁分離領域１３の前面よシ深い位置の半導
体基板内には結晶欠陥領域１６をそなえている。この結
晶欠陥領域１６は、半導体基板内部の深い位置で光電変
換により発生した電荷を再結合によシ消滅させるもので
あシ、これにより、深い位置で発生した電荷の拡散に起
因する解像度の低下や残像現象を除くととができる。
が絶縁分離領域、１４が保護絶縁膜、１５が空乏層であ
る。また、絶縁分離領域１３の前面よシ深い位置の半導
体基板内には結晶欠陥領域１６をそなえている。この結
晶欠陥領域１６は、半導体基板内部の深い位置で光電変
換により発生した電荷を再結合によシ消滅させるもので
あシ、これにより、深い位置で発生した電荷の拡散に起
因する解像度の低下や残像現象を除くととができる。
つぎに、この構造の一次元固体撮像装置の９６５方法を
、第３図ａ−ｈの工程順断面図で詳；〜く酸５明する。
、第３図ａ−ｈの工程順断面図で詳；〜く酸５明する。
まず、第３図ａのように、シリコン基板１１０表面から
所定の深さの位置に、少数ギ、）・リア消滅用の半導体
層として、多量の納品欠陥を含む結晶欠陥層１６を形成
する。シリコン基板１１としては、例えば、ＣＺ法によ
って成長さＪｌ、１．かも、酸素を過飽卵重で含む半導
体単結晶棒を切断して得たものを用いる。結晶欠陥層１
６のカ入工ｆｉｇ ｉｒｌ、このシリコン基板１１に、
不活性ガス中で１ｉｏ。
所定の深さの位置に、少数ギ、）・リア消滅用の半導体
層として、多量の納品欠陥を含む結晶欠陥層１６を形成
する。シリコン基板１１としては、例えば、ＣＺ法によ
って成長さＪｌ、１．かも、酸素を過飽卵重で含む半導
体単結晶棒を切断して得たものを用いる。結晶欠陥層１
６のカ入工ｆｉｇ ｉｒｌ、このシリコン基板１１に、
不活性ガス中で１ｉｏ。
℃の熱処理を施し、次いで、乾燥酸素中で７００℃の熱
処理を１６時間、さらに、１０００℃の熱処理を６時間
にわたって施すことに」：つてイ（１られ、また、これ
によっても、同シリコン基扱表面層Ｆ、１−無欠陥層の
ものが得られる。ぞして、このシリコン基板１１の無欠
陥層表面に、厚さ１０００Ａの酸化けい素膜１７を酸素
中の熱処理によって成Ｊまさせ、つづいて、厚さ１００
０人の窒化けい素膜１８を減圧ＣＶＤ法によって被着す
る。さらに、この上に、ホトし・シスト膜１９を設けて
、所定のマスクパターンを形成する。
処理を１６時間、さらに、１０００℃の熱処理を６時間
にわたって施すことに」：つてイ（１られ、また、これ
によっても、同シリコン基扱表面層Ｆ、１−無欠陥層の
ものが得られる。ぞして、このシリコン基板１１の無欠
陥層表面に、厚さ１０００Ａの酸化けい素膜１７を酸素
中の熱処理によって成Ｊまさせ、つづいて、厚さ１００
０人の窒化けい素膜１８を減圧ＣＶＤ法によって被着す
る。さらに、この上に、ホトし・シスト膜１９を設けて
、所定のマスクパターンを形成する。
次に、第３図すの」：うに、ホトレジスト膜１９をマス
クとして、窒化けい素膜１８、酸化けい素膜１９をエツ
チングしたのち、さらに、シリコン基板１１にも、異方
性ドライエツチング処理により、結晶欠陥層１６の直前
壕での深さの溝２０を形成する。この溝２０の幅は、は
ぼ１画素領域の１１Ｖ、ｉに相当１７、一方、この溝２
００両側に残るシリ：！ンノ１１、板１１の１１１“１
・１も、この溝２ｏの幅と同等になし、これにより、溝
と残りのシリコン基板とが、−次元方向に交互に並んだ
形状になる。
クとして、窒化けい素膜１８、酸化けい素膜１９をエツ
チングしたのち、さらに、シリコン基板１１にも、異方
性ドライエツチング処理により、結晶欠陥層１６の直前
壕での深さの溝２０を形成する。この溝２０の幅は、は
ぼ１画素領域の１１Ｖ、ｉに相当１７、一方、この溝２
００両側に残るシリ：！ンノ１１、板１１の１１１“１
・１も、この溝２ｏの幅と同等になし、これにより、溝
と残りのシリコン基板とが、−次元方向に交互に並んだ
形状になる。
次いで、ホトレジスト
第３図Ｃのように、溝２０の表面に酸化けい素膜１７を
熱酸化法に、１：り形成し、さらに、第３図ｄの．１：
うに、窒化けい素膜１８′を減圧ＣＶＤ法で全面に被着
形成する。
熱酸化法に、１：り形成し、さらに、第３図ｄの．１：
うに、窒化けい素膜１８′を減圧ＣＶＤ法で全面に被着
形成する。
第３図峙腫窒化けい素膜１８．１８’を異方性ドライエ
ツチング処理技術によって全面処理し、ｒｌ“Ｉ′ｌ！
ノ１″（面の窒化けい素膜を除去し、酸化けい素膜１７
′を露出させたものである。
ツチング処理技術によって全面処理し、ｒｌ“Ｉ′ｌ！
ノ１″（面の窒化けい素膜を除去し、酸化けい素膜１７
′を露出させたものである。
丑だ、第３図ｆは、窒化けいメそ１８．１８’をマスク
にして、酸化けい素膜１７′をエツチング処理し、溝底
面にシリコン基Ｆｉ．１１を露出さ．１１７ ７；−も
のである。
にして、酸化けい素膜１７′をエツチング処理し、溝底
面にシリコン基Ｆｉ．１１を露出さ．１１７ ７；−も
のである。
この状態で、シリコンの選択エヒリキシャル成長技術に
」：すＪ１１結晶層を形成すると、第３図９のように、
シリコン単ν１品層１１′によって、溝を完全に埋める
ことができる。このとき、成長条件を制御することによ
シ、エピタキシャル成長層１１′とシリコン基板１１と
の面方位、等電ｆｌｆｒらびに比抵抗を同一に合わせる
ことができるＬ−＋ ’！ｊ二Ｊ’＋’ 、）′Ｎ択エ
ピタキシャル成長には、例えば、減圧エピタキシャル成
長装置を使用し、圧力８ ０ Ｔｏ ｒ ｒ 、 温度
１０８０℃、使用ガスＳ ｉＨ Ｃ ４で、成に速１１
をできる限シ遅くする工程が好適である．、 −ｄｌ
７こ、エピタキシャル層１１′の厚みは、シリコンノ１
に板１１に設けられた溝の深さと同じＫなし、この１（
１１込み）１４をシリコン基板１１と同一平面にそろ乏
−る。
」：すＪ１１結晶層を形成すると、第３図９のように、
シリコン単ν１品層１１′によって、溝を完全に埋める
ことができる。このとき、成長条件を制御することによ
シ、エピタキシャル成長層１１′とシリコン基板１１と
の面方位、等電ｆｌｆｒらびに比抵抗を同一に合わせる
ことができるＬ−＋ ’！ｊ二Ｊ’＋’ 、）′Ｎ択エ
ピタキシャル成長には、例えば、減圧エピタキシャル成
長装置を使用し、圧力８ ０ Ｔｏ ｒ ｒ 、 温度
１０８０℃、使用ガスＳ ｉＨ Ｃ ４で、成に速１１
をできる限シ遅くする工程が好適である．、 −ｄｌ
７こ、エピタキシャル層１１′の厚みは、シリコンノ１
に板１１に設けられた溝の深さと同じＫなし、この１（
１１込み）１４をシリコン基板１１と同一平面にそろ乏
−る。
次に、第３図りのように、窒化けい累１１ｑ１８を９、
−・ 除去し、続いて、第３図ｉのように、酸化けい素膜１７
を取り除くことにより、溝側面に形成された窒化けい素
膜１８および酸化けい素膜１デを間溝の深さに埋め込ん
だ構造の基板が得られる。
−・ 除去し、続いて、第３図ｉのように、酸化けい素膜１７
を取り除くことにより、溝側面に形成された窒化けい素
膜１８および酸化けい素膜１デを間溝の深さに埋め込ん
だ構造の基板が得られる。
そこで、第３図）のように、この基板の表面に反対導電
形の不純物を、たとえば、イオン注入拡散技術を用いて
拡散導入することによシ、画素領域１２が得られ、さら
に、保護絶縁膜１４を形成することにより、第２図と同
じ絶縁分離領域幅４おＪ：び画素領域幅４をもつ固体光
電変換装置になり、第２図中の絶縁分離領域１３が溝側
面の窒化けい素１８′および酸化けい素１７′の埋込み
層に対応する。したがって、以上の工程によって得られ
る絶縁分前領域１３の幅１１′は、溝の側面に形成され
る絶縁膜の厚み分であるから、せいぜい、１７皿未満に
するととも十分に可能であり、従来の選択酸化法にＪ：
る絶縁分離領域よシ格段に狭くできる。
形の不純物を、たとえば、イオン注入拡散技術を用いて
拡散導入することによシ、画素領域１２が得られ、さら
に、保護絶縁膜１４を形成することにより、第２図と同
じ絶縁分離領域幅４おＪ：び画素領域幅４をもつ固体光
電変換装置になり、第２図中の絶縁分離領域１３が溝側
面の窒化けい素１８′および酸化けい素１７′の埋込み
層に対応する。したがって、以上の工程によって得られ
る絶縁分前領域１３の幅１１′は、溝の側面に形成され
る絶縁膜の厚み分であるから、せいぜい、１７皿未満に
するととも十分に可能であり、従来の選択酸化法にＪ：
る絶縁分離領域よシ格段に狭くできる。
なお、本実施例で日、、少数キャリア消滅用の半導体層
として、特定ザイクルの熱処理によって結晶欠陥層１６
を生成させる方法、いわゆる、ＩＧ（ Ｉｎｔｒｉｎｓ
ｉｃ Ｇｅｔｔｅｒｉｎｇ ）法を適用１７だが、勿論
、これに限られるものではなく、たとえば、高濃度の不
純物層を埋込み、同層内に，１，・いて基，υに内部で
光電変換作用により発生し／こ少数ギャリノ′を再結合
させて消滅させるものであっても，１、い。
として、特定ザイクルの熱処理によって結晶欠陥層１６
を生成させる方法、いわゆる、ＩＧ（ Ｉｎｔｒｉｎｓ
ｉｃ Ｇｅｔｔｅｒｉｎｇ ）法を適用１７だが、勿論
、これに限られるものではなく、たとえば、高濃度の不
純物層を埋込み、同層内に，１，・いて基，υに内部で
光電変換作用により発生し／こ少数ギャリノ′を再結合
させて消滅させるものであっても，１、い。
また、本実施例は、−次元の固体撮像装置１“／ｉで示
したが、本発明は二次元の固体光電変換装置にも適用で
きる。
したが、本発明は二次元の固体光電変換装置にも適用で
きる。
さらに、本実施例では、固体撮像装置のＪｕｌ＜動回路
部分については省略したが、この駆動回路ｌ：ｌ、、通
常、基板周辺に配置され、その能動素子も、」：〈知ら
れたシリコンゲート形ＭＯＳＩ・ランジスタによる集積
回路技術で準（１ｆｉｉされる。ソ１，て、このときの
製造プロセスは、本実施例の光１ｊｉ変換部り）の形成
と十分に整合性のあるものである。
部分については省略したが、この駆動回路ｌ：ｌ、、通
常、基板周辺に配置され、その能動素子も、」：〈知ら
れたシリコンゲート形ＭＯＳＩ・ランジスタによる集積
回路技術で準（１ｆｉｉされる。ソ１，て、このときの
製造プロセスは、本実施例の光１ｊｉ変換部り）の形成
と十分に整合性のあるものである。
発明の効果
本発明に、Ｉ：れば、゛１′導体基板のノ（面部に形成
される光電変換部の画素領域を分前するのに、１１１’
ｊ（１１１１面に形成した絶縁膜を埋め込んだ構造の絶
縁分前領域を用いることＫより、その幅を顕譜に小さく
できる。したがって、これによって、絶縁分離領域の存
在に起因する解像度の低下をほとんど無視できる寸でに
抑制することができるとともに、反面では、同絶縁分囲
１領域の占有面積の減少分だけ、画素領域の面積を拡大
でき、一層、高密度化をなし得るので、高解像度、高品
質化が達成される。
される光電変換部の画素領域を分前するのに、１１１’
ｊ（１１１１面に形成した絶縁膜を埋め込んだ構造の絶
縁分前領域を用いることＫより、その幅を顕譜に小さく
できる。したがって、これによって、絶縁分離領域の存
在に起因する解像度の低下をほとんど無視できる寸でに
抑制することができるとともに、反面では、同絶縁分囲
１領域の占有面積の減少分だけ、画素領域の面積を拡大
でき、一層、高密度化をなし得るので、高解像度、高品
質化が達成される。
さらに、本発明の装置は、少数キャリア消滅用の２１′
−ヘワ体層を理込む技術とも組合せると、残像性。
−ヘワ体層を理込む技術とも組合せると、残像性。
解像性も飛躍的に向上し、高品位の固体光電変換装置と
なり、すぐれた製品になる。
なり、すぐれた製品になる。
第１図ａ、ｂは従来例装置の平面形状図、断面図、第２
図ａ、ｂは本発明実施例装置の平面形状図、断面図、第
３図ａ −ｊは本発明実施例の工程順断面図である。 １．１１・・・・・・シリコン基板、２．１２・・・・
・・画素領域、３，１３・・・・・・絶縁分離領域、４
，１４・・・・・保護絶縁膜、５．１５・・・・・空乏
層、１６・・・・・・結晶欠陥層、１７．１７’・・・
・・・酸化けい素膜、１８ 、１８’・・・・・・窒化
けい素ＪＩＫ、１９・・・・・・ホトレジス）ｉ、２０
・・・・・・溝。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 １６ ｆｔ
図ａ、ｂは本発明実施例装置の平面形状図、断面図、第
３図ａ −ｊは本発明実施例の工程順断面図である。 １．１１・・・・・・シリコン基板、２．１２・・・・
・・画素領域、３，１３・・・・・・絶縁分離領域、４
，１４・・・・・保護絶縁膜、５．１５・・・・・空乏
層、１６・・・・・・結晶欠陥層、１７．１７’・・・
・・・酸化けい素膜、１８ 、１８’・・・・・・窒化
けい素ＪＩＫ、１９・・・・・・ホトレジス）ｉ、２０
・・・・・・溝。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 １６ ｆｔ
Claims (4)
- （１）−導電形の半導体基板に溝を形成し／このも、同
溝面を含む前記半導体基板の全面に絶縁物を形成する工
程、前記溝の底面の前記絶縁物を除ツ、したのち、同面
に前記半導体基板と同一ラ、り車形のエピタキシャル成
長層を形成して、間溝を埋める］：程、および前記半導
体基板表面ならびに前ＮＩＪエピタキシャル成長層表面
にそれぞれ反対導電形の領域を形成する工程をそなえだ
固体光電変換装置の製造方法。 - （２）溝幅が残存される半導体基板表面幅と同等寸度に
形成される特許請求の範囲第１項に記載の固体光電変換
装置の製造方法。 - （３）絶縁物が酸化シリコンｎ々または窒化シリコン膜
もしくは酸化シリコン膜と窒化シリコン膜との積層によ
って形成される特ｉ７′ｒ請求の範囲第１項に記載の固
体光電変換装置の製造方法。 - （４）−導電形の半導体基板および同半涛体ノ、（板に
形成された溝の底面から選択的に育成さ、ＩＩ、た同一
導電形エピタキシャル領域の表面部に、ぞＪ′１．ぞ！
１１、光電変換部を有するとともに、前記半導体基板）
：前記エピタキシャル領域との界域に前記溝の側面に形
成された絶縁膜よりなる絶縁分離領域をそなえた固体光
電変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58167004A JPS6057964A (ja) | 1983-09-09 | 1983-09-09 | 固体光電変換装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58167004A JPS6057964A (ja) | 1983-09-09 | 1983-09-09 | 固体光電変換装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6057964A true JPS6057964A (ja) | 1985-04-03 |
Family
ID=15841592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58167004A Pending JPS6057964A (ja) | 1983-09-09 | 1983-09-09 | 固体光電変換装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6057964A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5827974A (ja) * | 1981-08-12 | 1983-02-18 | Hitachi Ltd | 硬質被膜被覆法 |
| US5202284A (en) * | 1989-12-01 | 1993-04-13 | Hewlett-Packard Company | Selective and non-selective deposition of Si1-x Gex on a Si subsrate that is partially masked with SiO2 |
| US5234861A (en) * | 1989-06-30 | 1993-08-10 | Honeywell Inc. | Method for forming variable width isolation structures |
| JPH05287504A (ja) * | 1992-04-08 | 1993-11-02 | Nippon Steel Corp | 鋼板トリマー用丸刃 |
| CN116964747A (zh) * | 2020-12-30 | 2023-10-27 | 应用材料公司 | 用于形成图像传感器的方法 |
-
1983
- 1983-09-09 JP JP58167004A patent/JPS6057964A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5827974A (ja) * | 1981-08-12 | 1983-02-18 | Hitachi Ltd | 硬質被膜被覆法 |
| US5234861A (en) * | 1989-06-30 | 1993-08-10 | Honeywell Inc. | Method for forming variable width isolation structures |
| US5202284A (en) * | 1989-12-01 | 1993-04-13 | Hewlett-Packard Company | Selective and non-selective deposition of Si1-x Gex on a Si subsrate that is partially masked with SiO2 |
| JPH05287504A (ja) * | 1992-04-08 | 1993-11-02 | Nippon Steel Corp | 鋼板トリマー用丸刃 |
| CN116964747A (zh) * | 2020-12-30 | 2023-10-27 | 应用材料公司 | 用于形成图像传感器的方法 |
| JP2024501997A (ja) * | 2020-12-30 | 2024-01-17 | アプライド マテリアルズ インコーポレイテッド | 画像センサの形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0828424B2 (ja) | 半導体装置およびその製造方法 | |
| TW512526B (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
| JPS59188966A (ja) | 固体撮像装置の製造方法 | |
| JPS5984435A (ja) | 半導体集積回路及びその製造方法 | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JPS5828731B2 (ja) | ゼツエンキバンジヨウヘノ シリコンソウサクセイホウホウ | |
| JP2643015B2 (ja) | 完全誘電体分離基板の製造方法 | |
| JP2723539B2 (ja) | マスタースライス型半導体装置 | |
| JP2575206B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH02267963A (ja) | 半導体記憶装置の製造方法 | |
| JPS60189235A (ja) | 半導体装置の製造方法 | |
| KR960000380B1 (ko) | 바이폴라 트랜지스터의 제조 방법 | |
| JPS6226837A (ja) | 半導体装置の製造方法 | |
| JPS62120040A (ja) | 半導体装置の製造方法 | |
| JPH01143231A (ja) | 半導体装置の製造方法 | |
| JPS6189645A (ja) | 半導体装置の製造方法 | |
| JP3106487B2 (ja) | 半導体装置の製造方法 | |
| JP3232759B2 (ja) | 半導体装置 | |
| JPS60123040A (ja) | 半導体装置の製造方法 | |
| JPS63205953A (ja) | 半導体装置の製造方法 | |
| JPS61177744A (ja) | 半導体集積回路用基板の製造方法 | |
| JPH03200350A (ja) | 半導体装置およびその製造方法 | |
| JPH0450753B2 (ja) | ||
| JPH0290547A (ja) | 絶縁層分離基板の製造方法 | |
| JPS5818939A (ja) | 単結晶シリコン薄膜の製造方法 |