JPS6058708B2 - 記録ヘッド駆動方法 - Google Patents

Description

【発明の詳細な説明】 本発明は、複数の記録電極および制御電極を有する記録
ヘッドの、電極の一部に選択的に順次電圧を印加するこ
とにより記録体に記録を行なう記録ヘッド駆動方法に関
する。

第１図は前記のような記録ヘッドの一例を示し、１ライ
ン分の画素に相当する多数の記録電極１が１列に配列さ
れ、これらの記録電極１は、配列方向に連続に配置され
た肋木の記録電極を１ブロックとして、合計Ｎ個のブロ
ックＢｉ（ｉ＝１、２、・・・・・・、Ｎ）に区分され
ている。

また、これらの各ブロックＢｉにおいて対応する位置に
ある記録電極１同士はそれぞれ共通接続され、それぞれ
１つのグループを構成している。すなわち、各ブロック
Ｂｉのｊ番目（ｊ■１、２、・・・・・・、２ｎ）の記
録電極１同士は共通接続され、グループＭｊを構成して
いる。さらに、前記各グループＭｊのうち各ブロックＢ
ｉの前半の記録電極をなすグループＭ、、Ｍｏ、・・・
・・・Ｍｎはグループ群ＭＡを構成し、各ブロックＢｉ
の後半の記録電極群をなすグループＭｎ、、、、Ｍｎｆ
２、・・・・・・、Ｍ２ｎはグループ群ＭＢを構成して
いる。

前記記録電極１の近傍には、同記録電極１に沿つて２Ｎ
＋ １個の制御電極Ｂｋ（に■１、２、・・・・・・２
Ｎ＋１）が配列され、ブロック桟のグループ群・ ＭＡ
は制御電極５、とｓ。に、ブロックＢ、のグループ群Ｍ
Ｂは制御電極ｓ。と５３にというように、各ブロックＢ
ｉの半分ずつが隣り合う２個の制御電極Ｂｋにまたがつ
て対向されている。このような記録ヘッドにおいては、
記録電極１および制御電極Ｓｋに電圧が同時に印加され
ると、記録体の記録電極１に対向する部分が帯電し、静
電潜像が形成され、記録が行なわれる。

また、このような記録動作は各ブロックＢｉの半分毎に
順次行なわれる。すなわち、まずグループ群ＭＡと制御
電極Ｓェ，Ｓ２とに電圧が印加されることにより、ブロ
ック玖の左半分が記録を行ない、次にグループ群ＭＢと
制御電極Ｓ２，Ｓ３とに電圧が印加されることにより、
ブロック２の右半分が記録を行ない、以下同様にして、
記録電極１側はグループ群ＭＡ，ＭＢを交互に選択され
て電圧を印加され、制御電極Ｓｋ側は隣り合う２個の電
極を１つの組合せとして順次１個ずつ電極をずらせなが
ら、順次２個ずつ選択し電圧を印加する。

このようにして、ブロックＢ２，Ｂ３，・・，ＢＮの半
分ずつが順次記録を行なう。なお、このように制御電極
Ｓｋが２個ずつ選択されるのは、各制御電極Ｓｋの端部
では、記録体に与える電位の影響が中央部より低下する
ので、この効果を軽減するためである。

したがつて、本例の記録ヘッドの制御電極Ｓ２〜Ｓ２Ｎ
の一つずつは、１ラインの記録中に連続して２回電圧を
印加される。

従来の記録ヘッド駆動方法においては、１ラインの記録
中における各制御電極Ｓｋへの第１回目の電圧印加時間
とこれに連続する第２回目の電圧印加時間とが同一時間
とされていた。

このため、ブロックＢ１のグループ群ＭＢの記録電極１
に記録を行なわせる時点の前後を例にとると、グループ
群ＭＢの記録電極１（ただし、黒画情報に対応するもの
のみ）への電圧印加により、同記録電極１に第２図ａの
ような出力が生じる一方、制御電極こＳ２，Ｓ３への電
圧印加により、同電極Ｓ２，Ｓ３にはそれぞれ同図Ｂ，
ｃのように２回連続して同一幅の出力が生じ、記録電極
１の出力と制御電極Ｓ２，Ｓ３の出力とが重なつた部分
で記録が行なわれていた。
４しかし、制御電極Ｓ２，Ｓ３に対
向されている部分の記録体の低抵抗層の電圧は、制御電
極Ｓ２，Ｓ３のオン、オフによる誘電によつて大きく変
化するため、制御電極Ｓ２，Ｓ３のオフにより前記低抵
抗層は負電位まで電圧が低下するので、電圧印加時間の
長さによつては、制御電極Ｓ２，Ｓ３への第１回目の電
圧印加後、第２回目の電圧印加までに前記低抵抗層の電
圧が零電位まで回復しないことがある。このような場合
、制御電極Ｓ２，Ｓ３への第１回目の電圧印加と第２回
目の電圧印加とによつて生じる記録体の低抵抗層の電圧
がそれぞれ異なるようになる。第２図Ｄは、これを示す
ために、制御電極Ｓ３への第１回目および第２回目の電
圧印加によりつて、同制御電極Ｓ３に対向されている部
分の記録体の低抵抗層に生じる電圧をモデル化して示し
たものであり、図示を省略したが、制御電極Ｓ２への電
圧印加によつても同制御電極Ｓ２に対向されている部分
の記録体の低抵抗層に同様の波形の電圧が７生じる。そ
して、実際上は、前記低抵抗層の電圧と記録電極１の電
圧との差により放電が生じることによつて、記録体の該
当部分が帯電される結果、記録が行なわれるので、記録
体の記録部分の帯電量、ｊすなわち記録濃度は、前記低
抵抗層の電圧に応じて変化する。

ところが、ブロックＢ１のグループ群ＭＢの記録電極１
に記録を行なわせる場合についてみた場合、制御電極Ｓ
２に対向されている部分の記録の低抵抗層に生じる電圧
は、比較的電圧の低い第２図ｄの第２発目の波形に相当
するものとなるが、制御電極Ｓ３に対向されている部分
の記録体の低抵抗層に生じる電圧は、比較的電圧の高い
同第２図ｄの第１発目の波形となる。

したがつて、前者の低抵抗層と後者の低抵抗層とでは、
ブロックＢ１のグループ群Ｍ８の記録電極１との電圧差
が異なることになり、この結果記録体のうちの制御電極
Ｓ２および前記記録電極１に対向された部分に帯電され
る電荷量と制御電極Ｓ３および記録電極１に対向された
部分に帯電される電荷量との間に差が生じ、この電荷量
の差が記録濃度にむらとを生じさせていた。

そして、このような記録濃度のむらは同様にして他の電
極部分においても生じるので、結局画像全体にブロック
Ｂｉの半分の幅を周期として記録濃度にむらが生じ、画
質を著しく低下させていた。本発明は、前記のような記
録濃度むらを生じることのない記録ヘッド駆動方法を提
供することを目的とし、各制御電極への第１回目の電圧
印加時間を、この第１回目の電圧印加に連続して行なう
第２回目の電圧印加時間より短時間とするものてある。

以下本発明を図面に示す実施例に基き説明する。

第４図は本発明の記録ヘッド駆動方法による記録ヘッド
駆動装置の一実施例を示し、前記第１図の記録ヘッドを
駆動するものとする。

第３図は本発明の原理を説明するための波形図、第５図
は本実施例の各信号の波形図を示す。画情報生成部２か
らは初期リセット信号ｇ１画情報サンプリングクロック
ｈおよび画情報１が出力される。

このうち、初期リセット信号ｇは１ラインの記録開始前
に出力され、カウンタ３，４および５のリセット入力端
子に入力される。これらカウンタ３，４，５は、同初期
リセット信号ｇを入力されると、初期状態とされ、次の
カウントクロックから新たなりウントを始める。一方、
前記画情報サンプリングクロックｈはシフトレジスタ６
および７のクロック入力端子に入力され、画情報１は同
シフトレジスタ６および７のデータ入力端子に入力され
る。

ただし、画情報サンプリングクロックｈは、前記記録ヘ
ッドの各ブロックＢｉの記録電極１の半数に相当するｎ
個毎に、シフトレジスタ６，７に交互に入力されるよう
になつているので、画情報１はｎビット毎にシフトレジ
スタ６，７に交互に蓄積される。前記シフトレジスタ６
の並列出力はＡＮＤゲート群ＣＡを構成するＡＮＤゲー
トＣｊ（ｊ＝１，２，・・，ｎ）の一方の入力端子にそ
れぞれ入力され、他方のシフトレジスタ７の並列出力は
Ｎ１ゲート群ＣＢを構成するＡＮＤゲートＣｊ（ｊ＝ｎ
＋１，ｎ＋２，・・２１１）の一方の入力端子にそれぞ
れ入力される。

本発明画情報サンプリングクロックｈはカウンタ３の入
力端子にも入力され、このカウンタは同画情報サンプリ
ングクロックｈをｎ個カウントすると、終了信号ｍを出
力する。

この終了信号ｍはカウンタ４，５のカウント入力端子お
よびモノマルチバイブレータ８，９，１０に入力される
。前記モノバイブレータ８は終了信号ｍを入力されると
、パルスＯを出力するが、このパルスＯはＡＮＤゲート
１１および１２の一方の入力端子に入力される。また、
前記カウンタ４は信号ｍが入力される毎にその出力Ｐを
反転させるようになつており、同出力ｐはＡＮＤゲート
１１，１２の他方の入力端子にそれぞれ異なる論理入力
される。前記ＡＮＤゲート１１の出力０１はＡＮＤゲー
ト群ＣＡの各ゲートの他方の入力端子に共通に入力され
、ＡＮＤゲート１２の出力０２はＡＮＤゲート群Ｃ８の
各ゲートの他方の入力端子に共通に入力される。前記Ａ
ＮＤゲート群ＣＡの各ゲートの出力は、グループ群ＭＡ
の記録電極１と負極性の高電圧源との間にそれぞれ設け
られてスイッチング回路ＤＡを構成するスイッチング回
路Ｄｊ（ｊ＝１，２，・・ｎ）をオン、オフさせるよう
になつている。

同様にＡＮＤゲート群ＣＢの各ゲートの出力は、グルー
プ群ＭＢの記録電極１と高電圧源との間にそれぞれ設け
られてスイッチング回路群ＤＢを構成するスイッチング
回路Ｄｊ（ｊ＝ｎ＋１，ｎ＋２，・・，２ｒ１）をオン
、オフさせるようになつている。ここで、前記ＡＮＤゲ
ート１１，１２はカウンタ４の反転する出力信号ｐを入
力されることにより、交互に有効となる。したがつて、
モノマルチバイブレータ８から出力されるパルスＯはＡ
ＮＤゲート１１，１２を通してＡＮＤゲート群ＣＡ，Ｃ
８に交互に入力される。このため、シフトレジスタ６，
７はそれぞれ蓄積したｎビットの画情報１をＡＮＤゲー
トＣＡ，Ｃ８を通して交互にスイッチング回路群ＤＡ，
ＤＢに出力する。

そして、これらの回路群ＤＡ，ＤＢのうノち黒画情報を
入力されたスイッチング回路Ｄｊ（すなわち、対応する
Ｎ１ゲートＣｊ（７）ＡＮＤが成立したもの）は、オン
し、同スイッチング回路Ｄｊを通して対応するグループ
Ｍｊの記録電極１に前記電圧源からの負極性の電圧Ｑｊ
（ｊ＝１，２，一・・・，２ｒ１）が印加される。これ
により、終了信号ｍが出力される毎に、グループ群ＭＡ
（５ＭＢの記録電極１に交互に電圧Ｑｊが印加され（た
だし、黒画情報に対応するもののみ）、同記録電極１に
は従来と同様に第２図ａの２ような出力が生じる。

なお、前記記録電極１への電圧印加時間は、モノマルチ
バイブレータ８の出力パルスＯの幅により決定される。
一方、前記モノマルチバイブレータ９，１０は終了信号
ｍを入力されると、それぞれパルスＲ，ｔを出力し、こ
れらのパルスＲ，ｔはそれぞれデコーダ１３，１４のス
トローブ信号端子に入力される。なお、モノマルチバイ
ブレータ１０の出力パルスｔは、モノマルチバイブレー
タ９の出力パルスｒよりパルス幅を狭くされている。前
記カウンタ５は終了信号ｍを入力される毎に２進符号の
選択信号ｕをデコーダ１３および加算回路１５へ出力す
る。

前記デコーダ１３は、選択信号ｕを入力されることによ
り、モノマルチバイブレータ９の出力パルスｒをストロ
ーブ信号として、その△個の出力Ｕｋ（ｋ＝１，２，・
・，２Ｎ）を順次ハイレベルとされるが、この出力Ｕｋ
は△＋１個のＮＯＲゲートのうちのそれぞれＮＯＲゲー
トＥｋ（，ｋ＝１，２，・・，２Ｎ，２Ｎ個）の一方の
入力端子に入力される。前記加算回路１５は選択信号ｕ
を入力されると、この選択信号ｕに＋１の加算を行ない
、デコーダ１４へ出力する。

同デコーダ１４は、加算回路１５の出力を入力されるこ
とにより、モノマルチバイブレータ１０の出力パルスｔ
をストローブ信号として、その△個の出力Ｗｋ（ｋ＝２
，３，・・，２Ｎ＋１）を順次ハイレベルとされるが、
この出力ＷｋはそれぞれＮＯＲゲートＥｋ（ｋ＝２，３
，２Ｎ＋１；ボ個）の他方の入力端子に入力される。前
記パ＋１個のＮＯＲゲートＥｋ（ｋ＝１，２，・・・・
△＋１）の出力は、制御電極Ｓｋと正極性の高電圧源と
の間に設けられた△＋１個のスイッチング回路Ｆｋ（ｋ
＝１，２，・・・・ボ＋１）をそれぞれオン、オフさせ
るようになつている。

したがつて、終了信号ｍが出力される毎に、ＮＯＲゲー
トＥｋのうちの隣り合う２個ずつのゲートのＮＯＲが順
次成立し、これにより制御電極Ｓｋのうちの隣り合う２
個ずつの電極に順次前記電圧源かれ正極性の電圧Ｘｋ（
ｋ＝１，２，・・，２Ｎ！＋１）が印加される。ここで
、デコーダ１４のストローブ信号として作用するパルス
ｔの幅が、デコーダ１３のストローブ信号として作用す
るパルスｒの幅より挟くされていることから、デコーダ
１４の出力Ｗｋに基１いて行なわれる各制御電極Ｓｋへ
の第１回目の電圧印加時間の方が、デコーダ１３の出力
Ｕｋに基いて行なわれる各制御電極Ｓｋへの第２回目の
電圧印加時間より短くなる。

このため、各制御電極Ｓｋに生じる出力は第３図ａのよ
うになり、同出力の第１発目の波形の方が同出力の第２
発目の波形より幅が狭くなる。

したがつて、前記各制御電極Ｓｋの第１発目、第２発目
の出力によつてこれらの制御電極Ｓｋに対向された部分
の記録体の低抵抗層に生じる電圧の波形は、第３図ｂの
ようになり、同電圧の第１発目と第２発目との電圧差は
なくなるか、または従来より減少する。） この結果、
隣り合う２個の制御電極Ｓｋへ電圧が印加された場合に
、その２個の制御電極Ｓｋに対向された部分の記録体に
それぞれ生じる電圧間の差もなくなるか、また従来より
減少し、前記従来のような記録濃度のむらが除去される
か、また・は著しく減少する。

なお、前記実施例では、各制御電極に連続して２回電圧
を印加しているが、本発明は各制御電極に連続して３回
以上電圧を印加する場合にも適用できるものである。

また、前記実施例では、記録電極へ印加される電圧を負
極性、制御電極へ印加される電圧を正極性としているが
、これらを逆にしてもよい。

さらに、本発明は片面制御の記録ヘッドのみならず両面
制御の記録ヘッドの場合にも適用できることは、言うま
でもない。以上のように本発明による記録ヘッド駆動方
法は、各制御電極への第１回目の電圧印加時間を、これ
に連続して行なう第２回目目の電圧印加時間より短時間
とすることにより、記録体の誘導電圧の変化に基く記録
濃度むらを除去するか、または著しく減少させ、画質を
向上させることがてきるという優れた効果を得ることが
できるものである。

【図面の簡単な説明】

第１図は記録ヘッドの一例を示す構成図、第２図は従来
の記録ヘッド駆動方式による要部波形図、第３図は本発
明の記録ヘッド駆動方法による要部波形図、第４図は本
発明を実現する装置の一実施例を示す回路構成図、第５
図は本実施例の信号波形を示す波形図である。 １・・・・・・記録電極、２・・・・・・画情報生成部
、３，４，５・・・・・カウンタ、６，７・・・・・・
シフトレジスタ、８，９，１０・・・・モノマルチバイ
ブレータ、１１，１２・・・・・・ＡＮＤゲート、１３
，１４・・・・・・デコータ、１５・・・・・・加算回
路、ＣＡ，ＣＢ・・・・・・ＡＮＤゲート群、ＤＡ，Ｄ
Ｂスイッチング回路群、Ｅ１〜Ｅ２ｎｌｌ．．．．．．
ＮＯＲゲート、Ｆ１〜Ｆ２ｎ＊１・・・・・・スイッチ
ング回路、Ｓｋ・・・・・・制御電極。

Claims (1)

【特許請求の範囲】
1. １ 一列に配列され、しかも複数のグループに分割され
   た複数の記録電極、および複数の制御電極を有する記録
   ヘッドを用い、前記記録電極のグループおよびそのグル
   ープに対応する制御電極を選択し、選択されたグループ
   内の記録すべきドットに対応する記録電極および前記選
   択された制御電極に電圧を印加することにより記録を行
   なう記録ヘッド駆動方法において、前記記録電極のｍ（
   ｍは２以上の整数）個の連続するグループにまたがつた
   位置に配置された制御電極を少なくとも有し、その制御
   電極には、対応するｍ個のグループの記録電極への電圧
   の印加に対応させてｍ回連続して電圧を印加し、第ｍ回
   目の電圧印加時間よりも第ｍ−１回目以前の電圧印加時
   間を短時間とすることを特徴とする記録ヘッド駆動方法
   。