JPS6059562U - 高密度回路パツケ−ジの実装構造 - Google Patents

高密度回路パツケ−ジの実装構造

Info

Publication number
JPS6059562U
JPS6059562U JP15157383U JP15157383U JPS6059562U JP S6059562 U JPS6059562 U JP S6059562U JP 15157383 U JP15157383 U JP 15157383U JP 15157383 U JP15157383 U JP 15157383U JP S6059562 U JPS6059562 U JP S6059562U
Authority
JP
Japan
Prior art keywords
circuit package
mounting structure
density circuit
matrix
density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15157383U
Other languages
English (en)
Inventor
西原　幹雄
村瀬　曄生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP15157383U priority Critical patent/JPS6059562U/ja
Publication of JPS6059562U publication Critical patent/JPS6059562U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は従来ρ高密度回路パッケージを示す正面図、第
２図は上記回路パッケージを実装するプリント基板を示
す平面図、第３図は従来の高密度回路パッケージの実装
構造を示す断面説明図、第４図は本考案による高密度回
路パッケージの実装構造を示す断面説明図、第５図は上
記回路パッケージを実装するプリント基板を示す平面図
、第６図はプリント基板上に高密度回路パッケージを搭
載する状態を示す断面説明図、第７図は本考案の変形例
を示す断面説明図である。 １０・・・プリント基板、１１・・・信号ピン、１１ａ
・・・上端部、１２・・・高密度回路パッケージ、１３
・・・スルーホール、１４・・・ハンダメッキ、１５・
・・フラ、ンジ、１６，１６’・・・接続パッド、１７
，１７’…ハンダ。

Claims (1)

    【実用新案登録請求の範囲】
  1. 板面にマトリクス状にスルーホールが形成されたプリン
    ト基板の上記スルーホールに入出力用の多数本の信号ピ
    ンをそれぞれ挿入してノ１ンダ付けし、上記プリント基
    板のスルーホールに対応する裏面の位置にマトリクス状
    に接続パッドを形成した高密度回路パッケージをそれぞ
    れの接続パ、ラドが上記信号ピンの上端部に接触するよ
    うに搭載したことを特徴とする高密度回路パツケニジの
    実装構造。
JP15157383U 1983-09-30 1983-09-30 高密度回路パツケ−ジの実装構造 Pending JPS6059562U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15157383U JPS6059562U (ja) 1983-09-30 1983-09-30 高密度回路パツケ−ジの実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15157383U JPS6059562U (ja) 1983-09-30 1983-09-30 高密度回路パツケ−ジの実装構造

Publications (1)

Publication Number Publication Date
JPS6059562U true JPS6059562U (ja) 1985-04-25

Family

ID=30335845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15157383U Pending JPS6059562U (ja) 1983-09-30 1983-09-30 高密度回路パツケ−ジの実装構造

Country Status (1)

Country Link
JP (1) JPS6059562U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001043188A1 (fr) * 1999-12-06 2001-06-14 Ibiden Co., Ltd. Module de piece electronique, son procede de production, etc.

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001043188A1 (fr) * 1999-12-06 2001-06-14 Ibiden Co., Ltd. Module de piece electronique, son procede de production, etc.

Similar Documents

Publication Publication Date Title
JPS6116886U (ja) Ｉｃソケツト
JPS6059562U (ja) 高密度回路パツケ−ジの実装構造
JPS6129480U (ja) プリント基板用コネクタ
JPS5936271U (ja) プリント配線基板
JPS6099564U (ja) 印刷配線板
JPS5936259U (ja) 多角すいピンチツプキヤリア
JPS6042989U (ja) 時計用回路基板
JPS5839049U (ja) チツプキヤリア
JPS6076058U (ja) 電子部品の実装構造
JPS60129170U (ja) 高密度実装装置
JPS58182454U (ja) プリント板
JPS60176592U (ja) 印刷配線板実装構造
JPS6120069U (ja) プリント基板
JPS59121856U (ja) プリント基板
JPS6094861U (ja) 印刷回路装置
JPS59103448U (ja) 半導体パツケ−ジの実装構造
JPS58144869U (ja) プリント基板
JPS59103449U (ja) 半導体パツケ−ジの実装構造
JPS60133668U (ja) プリント回路基板
JPS60194376U (ja) 多層配線基板のパタ−ン
JPS5885770U (ja) コネクタピンの取付構造
JPS6114485U (ja) Ｉｃソケツト
JPS6045442U (ja) リ−ドレスチツプキヤリア
JPS60121601U (ja) チツプ部品
JPS59131173U (ja) 電子回路パツケ−ジ