JPS59103448U - 半導体パツケ−ジの実装構造 - Google Patents
半導体パツケ−ジの実装構造Info
- Publication number
- JPS59103448U JPS59103448U JP19961382U JP19961382U JPS59103448U JP S59103448 U JPS59103448 U JP S59103448U JP 19961382 U JP19961382 U JP 19961382U JP 19961382 U JP19961382 U JP 19961382U JP S59103448 U JPS59103448 U JP S59103448U
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- circuit board
- printed circuit
- guide
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
第１図は従来の半導体パッケージの実装構造を示す分解
斜視図、第２図及び第３図はその接続固定状態を示す側
面説明図、第４図は本考案による半導体パッケージの実
装構造を示す分解斜視図、第５図及び第６図はその接続
固定状態を示す側面説明図、第７図は他の実施例におけ
る半導体パッケージを示す裏面図、第８図は更に他の実
施例を示す分解斜視図である。 １１・・・・・・半導体パッケージ、１２． １３．
１４・・・・・・半田ボール、１２’、１４’・・・・
・・信号ピン、１５．１５’、１５’・・・・・・ガイ
ドビン、１６・・・・・・プリント基板、１７． １８
． １９・・・・・・接続パッド、２０・・・・・・ガ
イド孔。
斜視図、第２図及び第３図はその接続固定状態を示す側
面説明図、第４図は本考案による半導体パッケージの実
装構造を示す分解斜視図、第５図及び第６図はその接続
固定状態を示す側面説明図、第７図は他の実施例におけ
る半導体パッケージを示す裏面図、第８図は更に他の実
施例を示す分解斜視図である。 １１・・・・・・半導体パッケージ、１２． １３．
１４・・・・・・半田ボール、１２’、１４’・・・・
・・信号ピン、１５．１５’、１５’・・・・・・ガイ
ドビン、１６・・・・・・プリント基板、１７． １８
． １９・・・・・・接続パッド、２０・・・・・・ガ
イド孔。
Claims (2)
- （１）回路素子が作り込まれるたチップを内部に封入し
た半導体パッケージをその裏面側に突出した半田ポール
又は信号ビンをプリント基板上の所定位置の接続パッド
に半田付けして固定してなる半導体パッケージの実装構
造において、上記半導体共ツケージの裏面側の周縁部に
複数本のガイドビンを設けると共に、プリント基板上の
上記カイトビンに対応する位置には該ガイドビンの先端
部が挿入しうるガイド孔を設け、上記が・イドビンと力
・１′ド孔とにより半導体パッケージの半田ホール又は
信号ピンとプリント基板の接続パッドとを位置合せをし
、て実装するようにしたことを特徴とする半導体ハラケ
ージの実装構造。 - （２）上記半導体パッケージのガイドピン及びこれに対
応するプリント基板のガ、イド孔を三個以上の奇数個と
したことを特徴とする実用新案登録−請求の範囲第１項
記載の半導体パッケージの実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19961382U JPS59103448U (ja) | 1982-12-28 | 1982-12-28 | 半導体パツケ−ジの実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19961382U JPS59103448U (ja) | 1982-12-28 | 1982-12-28 | 半導体パツケ−ジの実装構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59103448U true JPS59103448U (ja) | 1984-07-12 |
Family
ID=30425139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19961382U Pending JPS59103448U (ja) | 1982-12-28 | 1982-12-28 | 半導体パツケ−ジの実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59103448U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018081863A (ja) * | 2016-11-18 | 2018-05-24 | 株式会社ノーリツ | 電気機器 |
-
1982
- 1982-12-28 JP JP19961382U patent/JPS59103448U/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018081863A (ja) * | 2016-11-18 | 2018-05-24 | 株式会社ノーリツ | 電気機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6129480U (ja) | プリント基板用コネクタ | |
| JPS5936259U (ja) | 多角すいピンチツプキヤリア | |
| JPS6059562U (ja) | 高密度回路パツケ−ジの実装構造 | |
| JPS59115663U (ja) | フラツト型集積回路パツケ−ジ | |
| JPH04309255A (ja) | 半導体装置 | |
| JPS59103449U (ja) | 半導体パツケ−ジの実装構造 | |
| JPS58144850U (ja) | 多端子集積回路ケ−スの構造 | |
| JPS59185850U (ja) | 半導体集積回路装置 | |
| JPS60137443U (ja) | フラツトパツケ−ジ | |
| JPS59191763U (ja) | プリント基板の実装構造 | |
| JPS59121856U (ja) | プリント基板 | |
| JPS5856464U (ja) | プリント配線基板 | |
| JPS5999477U (ja) | 混成集積回路装置 | |
| JPS58127632U (ja) | コンデンサ | |
| JPS58144846U (ja) | 集積回路用パツケ−ジ | |
| JPS60109358U (ja) | ブロツク基板の接続構造 | |
| JPS5952642U (ja) | 半導体パツケ−ジの放熱装置 | |
| JPS58138370U (ja) | Ｌｓｉパツケ−ジスペ−サ | |
| JPS60121601U (ja) | チツプ部品 | |
| JPS5977781U (ja) | プリント基板のコ−ド接続構造 | |
| JPS6081659U (ja) | 半導体装置 | |
| JPS5974739U (ja) | 集積回路実装構造 | |
| JPS58182458U (ja) | 回路ユニツト | |
| JPS6052659U (ja) | フラツトパツケ−ジ集積回路の実装構造 | |
| JPS6073244U (ja) | Ｉｃの固定装置 |