JPS6059615B2 - 入出力装置 - Google Patents
入出力装置Info
- Publication number
- JPS6059615B2 JPS6059615B2 JP15212982A JP15212982A JPS6059615B2 JP S6059615 B2 JPS6059615 B2 JP S6059615B2 JP 15212982 A JP15212982 A JP 15212982A JP 15212982 A JP15212982 A JP 15212982A JP S6059615 B2 JPS6059615 B2 JP S6059615B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- photocoupler
- address
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Computer Hardware Design (AREA)
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】
本発明は、１つの信号処理部（コントローラ）とデジタ
ル入力（ＤＩ）又はデジタル出力（ＤＯ）を単位点数毎
にまとめた複数台のデジタル入出力部とを電流ループに
より結合する入出力装置（１０）に関する。
ル入力（ＤＩ）又はデジタル出力（ＤＯ）を単位点数毎
にまとめた複数台のデジタル入出力部とを電流ループに
より結合する入出力装置（１０）に関する。
コントローラと入出力部をバス結合するのに、両者間の
距離が大きい場合にはノイズ耐量を増すためにコントロ
ーラ・バスライン・入出力部の間をフォトカプラを用い
て絶縁している。
距離が大きい場合にはノイズ耐量を増すためにコントロ
ーラ・バスライン・入出力部の間をフォトカプラを用い
て絶縁している。
フォトカプラを介挿する従来の入出力装置は第１図に示
す構成にされている。同図は入力部１ａ、ｌｂどコント
ローラ２とをデータバス３とコントロールバス４で結合
する場合を示し、入力部構成は１ａに代表して示すよう
にオン・オフスイッチＳＷとして示す入力信号源に夫々
入力側が結合されたフォトカプラ５、、５２、・・・が
入力信号源点数分設けられ、フォトカプラ５、、５２、
・・・の出力側はデータバス３の各ラインに対応づけて
接続される。フォトカプラ５１、５２、・・・は入力側
発光ダイオードの一端がスイッチＳＷに夫々個別に接続
され他端は共通の帰線に接続され、出力側フォトトラン
ジスタのコレクタがデータバス３に夫々個別に接続され
、エミッタが共通にアドレス設定用スイッチ６の共通端
子に接続される。スイッチ６はアドレスバス４のライン
数分だけのスイッチを有し、その一端を共通接続して上
記共通端子として、他端をアドレスバス４の各ラインに
個別に接続した構成にされ、各スイッチのうちの１つを
選択投入しておくことでアドレスバス４のうちの１つの
ラインに対して入力部１ａ、ｌｂをアドレス設定する。
コントローラ２は、各データバス及びアドレス”バスに
結合するフォトカプラ？１、７２、・・・８、、８２・
・・を有し、フォトカプラ７１ 、７２・・・はその入
力側発光ダイオードの一端を共通電源ラインＰＢに接続
して他端を対応づけたデータバス３の各ラインに接続し
、出力側フォトトランジスタ・をデータ入力（ＤＩ）ポ
ート９に接続する。
す構成にされている。同図は入力部１ａ、ｌｂどコント
ローラ２とをデータバス３とコントロールバス４で結合
する場合を示し、入力部構成は１ａに代表して示すよう
にオン・オフスイッチＳＷとして示す入力信号源に夫々
入力側が結合されたフォトカプラ５、、５２、・・・が
入力信号源点数分設けられ、フォトカプラ５、、５２、
・・・の出力側はデータバス３の各ラインに対応づけて
接続される。フォトカプラ５１、５２、・・・は入力側
発光ダイオードの一端がスイッチＳＷに夫々個別に接続
され他端は共通の帰線に接続され、出力側フォトトラン
ジスタのコレクタがデータバス３に夫々個別に接続され
、エミッタが共通にアドレス設定用スイッチ６の共通端
子に接続される。スイッチ６はアドレスバス４のライン
数分だけのスイッチを有し、その一端を共通接続して上
記共通端子として、他端をアドレスバス４の各ラインに
個別に接続した構成にされ、各スイッチのうちの１つを
選択投入しておくことでアドレスバス４のうちの１つの
ラインに対して入力部１ａ、ｌｂをアドレス設定する。
コントローラ２は、各データバス及びアドレス”バスに
結合するフォトカプラ？１、７２、・・・８、、８２・
・・を有し、フォトカプラ７１ 、７２・・・はその入
力側発光ダイオードの一端を共通電源ラインＰＢに接続
して他端を対応づけたデータバス３の各ラインに接続し
、出力側フォトトランジスタ・をデータ入力（ＤＩ）ポ
ート９に接続する。
フォトカプラ８、、８０・・・はその入力側発光ダイオ
ードをアドレス出力（ＤＯ）ポート１８に接続し、出力
側フォトトランジスタのコレクタをアドレスバス４に夫
々接続しエミッタを共通の電源ラインＮＢに接続する。
こうした構成において、アドレス設定用スイッチ６はア
ドレスバス４の１つのラインを選択して入力部１ａ，１
ｂ・・・を各ラインに対応づけておき、出力ボート１０
からフォトカプラ８１，８２・・・のうちの１つをオン
させることで入力部１ａ，１ｂ・・・の１つを選択して
該入力部、例えば１ａからの並列データをフォトカプラ
５１，５．・・・からのバス３及びフォトカプラ７１，
７２・・・を通して入力ボート９に取込む。
ードをアドレス出力（ＤＯ）ポート１８に接続し、出力
側フォトトランジスタのコレクタをアドレスバス４に夫
々接続しエミッタを共通の電源ラインＮＢに接続する。
こうした構成において、アドレス設定用スイッチ６はア
ドレスバス４の１つのラインを選択して入力部１ａ，１
ｂ・・・を各ラインに対応づけておき、出力ボート１０
からフォトカプラ８１，８２・・・のうちの１つをオン
させることで入力部１ａ，１ｂ・・・の１つを選択して
該入力部、例えば１ａからの並列データをフォトカプラ
５１，５．・・・からのバス３及びフォトカプラ７１，
７２・・・を通して入力ボート９に取込む。
このとき、電流ループはＰＢ−フォトカプラ７１，７２
・・−フォトカプラ５１，５２・・・−スイッチ６−フ
ォトカプラ８１，８２・・−ＮＢの経路になる。この従
来装置では、入出力部１ａ，１ｂ・・・の１台につきア
ドレスバス４の１本のラインを割当てるため、１台のコ
ントローラにｎ台の入出力部を接続可能にするにはｎ本
のラインから成るアドレスバス及びｎ個のフォトカプラ
８１，８２・・・から成る出力ポートライン数を必要と
する。
・・−フォトカプラ５１，５２・・・−スイッチ６−フ
ォトカプラ８１，８２・・−ＮＢの経路になる。この従
来装置では、入出力部１ａ，１ｂ・・・の１台につきア
ドレスバス４の１本のラインを割当てるため、１台のコ
ントローラにｎ台の入出力部を接続可能にするにはｎ本
のラインから成るアドレスバス及びｎ個のフォトカプラ
８１，８２・・・から成る出力ポートライン数を必要と
する。
一方、バスライン数及び出力ポートライン数は限られる
。このため、１台のコントローラに接続可能な入出力装
置台数が限られる。本発明は、アドレスラインを複数の
グループに分け、各グループの同時選択を条件にして１
つの入出力部を選択することにより、アドレスバスライ
ン数以上の入出力部を選択可能にした入出力装置を提供
することを目的とする。
。このため、１台のコントローラに接続可能な入出力装
置台数が限られる。本発明は、アドレスラインを複数の
グループに分け、各グループの同時選択を条件にして１
つの入出力部を選択することにより、アドレスバスライ
ン数以上の入出力部を選択可能にした入出力装置を提供
することを目的とする。
第２図は本発明の一実施例を示し、第１図と同じものあ
るいは同じ機能を有するものは同一符号で示す。
るいは同じ機能を有するものは同一符号で示す。
入力部１ａ，１ｂ・・・は、１ａに代表して．示すよう
に、フォトカプラ５１，５２・・の出力側共通の信号帰
線がフォトカプラ１１の出力側フォトトランジスタのコ
レクタに接続され、エミッタがアースされる。フォトカ
プラ１１の入力側発光ダイオードは一端がアドレス設定
用スイッチ６Ｘ５の共弾端子側に接続され、他端がアド
レス設定用スイッチ６Ｙの共通端子側に接続される。ス
イッチ６ｘ，６Ｙは第１図のスイッチ６と同様に構成さ
れ、夫々のスイッチ接点他端はグループ分けされたアド
レス４ｘ、，４Ｙの各ラインに個別に接続されくる。コ
ントローラ２は出力ボート１０が１０ｘと１０Ｙにグル
ープ分けされ、出力ボート１０ｘは夫々のフォトカプラ
８１ｘ，８。
に、フォトカプラ５１，５２・・の出力側共通の信号帰
線がフォトカプラ１１の出力側フォトトランジスタのコ
レクタに接続され、エミッタがアースされる。フォトカ
プラ１１の入力側発光ダイオードは一端がアドレス設定
用スイッチ６Ｘ５の共弾端子側に接続され、他端がアド
レス設定用スイッチ６Ｙの共通端子側に接続される。ス
イッチ６ｘ，６Ｙは第１図のスイッチ６と同様に構成さ
れ、夫々のスイッチ接点他端はグループ分けされたアド
レス４ｘ、，４Ｙの各ラインに個別に接続されくる。コ
ントローラ２は出力ボート１０が１０ｘと１０Ｙにグル
ープ分けされ、出力ボート１０ｘは夫々のフォトカプラ
８１ｘ，８。
ッ・・・の出力側がアドレスバス４ｘに個別に接続され
、出力ボート１０Ｙは夫々のフォトカプラ８１Ｙ，８２
Ｙ・・・の出力側がアドレスバス４Ｙに個別に接続され
る。こうした構成により、入力部１ａ，１ｂ・・・は例
えば１ａにおいて、スイッチ６ｘで設定するアドレスラ
インとスイッチ６Ｙで設定するアドレスラインの両方が
同時にコントローラ２の出力ボート１０ｘ，１０Ｙで選
択されたときにフォトカプラ１１の入力側ダイオードが
導通してその出力側トラノンジスタを導通させ、フォト
カプラ５１，５２の共通帰線を接地する。
、出力ボート１０Ｙは夫々のフォトカプラ８１Ｙ，８２
Ｙ・・・の出力側がアドレスバス４Ｙに個別に接続され
る。こうした構成により、入力部１ａ，１ｂ・・・は例
えば１ａにおいて、スイッチ６ｘで設定するアドレスラ
インとスイッチ６Ｙで設定するアドレスラインの両方が
同時にコントローラ２の出力ボート１０ｘ，１０Ｙで選
択されたときにフォトカプラ１１の入力側ダイオードが
導通してその出力側トラノンジスタを導通させ、フォト
カプラ５１，５２の共通帰線を接地する。
これにより入力部１ａの各フォトカプラ５１，５２・・
の信号出力はデータバス３及びコントローラ２のフォト
カプラ７１，７２・・・を通して入力ボート９に取込ま
れる。従つて、スイッチ６ｘ，６Ｙ及びフォトカプラ１
１はアドレスバス４ｘと４Ｙの両信号のＡＮＤ条件で特
定の入力部を選択する回路動作になる。このような入出
力部選択は、例えばアドレスバスにｎ本が割当てられ、
バス４ｘ，４Ｙにその半分ｎｌわつ割当てられると、入
出力部として（ｎ′２）２台を特定でき、ｎ≧５以上の
ときには従来のものより多い台数の入出力部特定が可能
になる。
の信号出力はデータバス３及びコントローラ２のフォト
カプラ７１，７２・・・を通して入力ボート９に取込ま
れる。従つて、スイッチ６ｘ，６Ｙ及びフォトカプラ１
１はアドレスバス４ｘと４Ｙの両信号のＡＮＤ条件で特
定の入力部を選択する回路動作になる。このような入出
力部選択は、例えばアドレスバスにｎ本が割当てられ、
バス４ｘ，４Ｙにその半分ｎｌわつ割当てられると、入
出力部として（ｎ′２）２台を特定でき、ｎ≧５以上の
ときには従来のものより多い台数の入出力部特定が可能
になる。
なお、アドレスバスのライン数が同じであれば出力ボー
ト１０ｘ，１０Ｙに要するフォトカプラ８１Ｘ，８２Ｘ
，・・・８１Ｙ，８２Ｙ・・・の個数及びスイッチ６ｘ
，６Ｙに要するスイッチ数は従来と同じ数量て済み、結
果的には入力部に１つのフォトカプラ１１を増設するの
みて済む。第３図は本発明の他の実施例を示す。
ト１０ｘ，１０Ｙに要するフォトカプラ８１Ｘ，８２Ｘ
，・・・８１Ｙ，８２Ｙ・・・の個数及びスイッチ６ｘ
，６Ｙに要するスイッチ数は従来と同じ数量て済み、結
果的には入力部に１つのフォトカプラ１１を増設するの
みて済む。第３図は本発明の他の実施例を示す。
同図が第２図と異なる部分は入力部１ａ，１ｂ・・・は
１ａに代表して示すようにフォトカプラ５１，５２・・
・の出力側共通帰線を直接接地し、その入力側共通帰線
をフォトカプラ１１の出力側を通して入力部電源ライン
ＮＳに接続したことにある。本実施例においても、スイ
ッチ６ｘ，６Ｙとフォトカプラ１１により入力部を特定
し、アドレスバスのライン数及びコントローラ２の出力
ボートを従来と同じ個数にして入力部特定可能台数を多
くすることができる。
１ａに代表して示すようにフォトカプラ５１，５２・・
・の出力側共通帰線を直接接地し、その入力側共通帰線
をフォトカプラ１１の出力側を通して入力部電源ライン
ＮＳに接続したことにある。本実施例においても、スイ
ッチ６ｘ，６Ｙとフォトカプラ１１により入力部を特定
し、アドレスバスのライン数及びコントローラ２の出力
ボートを従来と同じ個数にして入力部特定可能台数を多
くすることができる。
なお、実施例ては入力部の特定の場合を示すが、出力部
特定も同様の選択回路で実現されるし、゜アドレスバス
を３つ以上のグループに分けた選択回路も可能てある。
特定も同様の選択回路で実現されるし、゜アドレスバス
を３つ以上のグループに分けた選択回路も可能てある。
以上のとおり、本発明によれば、複数台の入出力部と１
台のコントローラとを電流ループ結合によりバス結合す
るのに、アドレスバスを複数のグループに分け、各グル
ープの選択信号の同時成立で１つの入出力部を特定する
ように電流ループのアドレス設定回路を入出力部に夫々
設けるため、従来と同じアドレスバスのライン数及び絶
縁のためのフォトカプラ数にして特定できる入出力部台
数を多くすることかできる。
台のコントローラとを電流ループ結合によりバス結合す
るのに、アドレスバスを複数のグループに分け、各グル
ープの選択信号の同時成立で１つの入出力部を特定する
ように電流ループのアドレス設定回路を入出力部に夫々
設けるため、従来と同じアドレスバスのライン数及び絶
縁のためのフォトカプラ数にして特定できる入出力部台
数を多くすることかできる。
第１図は従来の入出力装置の回路図、第２図及び第３図
は本発明の実施例を示す回路図である。 １ａ，１ｂ・・・・・・入力部、２・・・・・・コント
ローラ、３●●●●●●デ嚇タバス、４Ｘ９４Ｙ●●●
●アドレスバス、５１，５２・・フォトカプラ、６ｘ，
６Ｙ・・・・アドレス設定用スイッチ）７１９７２９８
１Ｘ９８１Ｙ９８２Ｘ，８２Ｙ・・・・フォトカプラ、
９・・・・・・データ入力ボート、１０ｘ，１０Ｙ・・
・・アドレス出力ボート、１１・・・・・・フォトカプ
ラ。
は本発明の実施例を示す回路図である。 １ａ，１ｂ・・・・・・入力部、２・・・・・・コント
ローラ、３●●●●●●デ嚇タバス、４Ｘ９４Ｙ●●●
●アドレスバス、５１，５２・・フォトカプラ、６ｘ，
６Ｙ・・・・アドレス設定用スイッチ）７１９７２９８
１Ｘ９８１Ｙ９８２Ｘ，８２Ｙ・・・・フォトカプラ、
９・・・・・・データ入力ボート、１０ｘ，１０Ｙ・・
・・アドレス出力ボート、１１・・・・・・フォトカプ
ラ。
Claims (1)
- １ デジタル入出力信号をフォトカプラを介してデータ
バスに結合すると共に複数のグループに分けられたアド
レスバスの各グループの１つのバスラインをグループ毎
に選択して該選択信号の同時成立で上記フォトカプラの
電流ループを形成するアドレス設定用スイッチ回路を有
する複数台の入出力部と、上記データバスを介したフォ
トカプラの入出力信号を電流ループを持つてフォトカプ
ラから取込み又は取出すデータ入出力ポート及び上記ア
ドレスバスの各グループ毎に電流ループを持つたフォト
カプラを通して上記入出力部を特定するアドレス信号を
出力する出力ポートを有するコントローラとを備えたこ
とを特徴とする入出力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15212982A JPS6059615B2 (ja) | 1982-09-01 | 1982-09-01 | 入出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15212982A JPS6059615B2 (ja) | 1982-09-01 | 1982-09-01 | 入出力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5943428A JPS5943428A (ja) | 1984-03-10 |
| JPS6059615B2 true JPS6059615B2 (ja) | 1985-12-26 |
Family
ID=15533688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15212982A Expired JPS6059615B2 (ja) | 1982-09-01 | 1982-09-01 | 入出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6059615B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0644082B2 (ja) * | 1985-06-10 | 1994-06-08 | 日本板硝子株式会社 | 平板状レンズ |
-
1982
- 1982-09-01 JP JP15212982A patent/JPS6059615B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5943428A (ja) | 1984-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4032893A (en) | Reconfigurable data bus | |
| JP2666533B2 (ja) | スイツチモジユール | |
| JP4168127B2 (ja) | ユニバーサルｐｅｃｌ／ｌｖｄｓ出力構成回路 | |
| JPS6059615B2 (ja) | 入出力装置 | |
| GB1597333A (en) | Computer system | |
| US3417262A (en) | Phantom or circuit for inverters having active load devices | |
| US5422493A (en) | Asynchronous bidirectional node switch | |
| US4766568A (en) | Generic associative memory | |
| CA1064162A (en) | Selective addressing system | |
| JPS61196333U (ja) | ||
| EP0868029A1 (en) | Crosspoint switch module with an increased number of inputs | |
| JP2743662B2 (ja) | マトリクススイッチヤ | |
| US3474415A (en) | Light responsive switching matrix | |
| KR950005706Y1 (ko) | 입,출력 변환기 | |
| FI78995B (fi) | Foerdelat inkopplingssystem. | |
| JP2665070B2 (ja) | バス回路 | |
| JPS61164427A (ja) | 電源制御装置 | |
| JPH0448019B2 (ja) | ||
| JPH05127983A (ja) | 半導体集積回路 | |
| JPS58146923A (ja) | 周辺制御装置 | |
| JPH03256158A (ja) | プロセッサ間接続システム | |
| JP3241764B2 (ja) | ケーブルの接続状態識別システム | |
| JPS58159028U (ja) | デイジタル入力装置 | |
| JPH0316814B2 (ja) | ||
| JPH04262413A (ja) | マイクロコンピュータのキー・スキャン回路 |