JPS6062135A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6062135A JPS6062135A JP58169883A JP16988383A JPS6062135A JP S6062135 A JPS6062135 A JP S6062135A JP 58169883 A JP58169883 A JP 58169883A JP 16988383 A JP16988383 A JP 16988383A JP S6062135 A JPS6062135 A JP S6062135A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- substrate
- si3n4
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
- H10W10/0125—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] comprising introducing electrical impurities in local oxidation regions, e.g. to alter LOCOS oxide growth characteristics
- H10W10/0126—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] comprising introducing electrical impurities in local oxidation regions, e.g. to alter LOCOS oxide growth characteristics introducing electrical active impurities in local oxidation regions to create channel stoppers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
- H10W10/0121—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] in regions recessed from the surface, e.g. in trenches or grooves
- H10W10/0124—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] in regions recessed from the surface, e.g. in trenches or grooves the regions having non-rectangular shapes, e.g. rounded
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
Landscapes
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置の製造方法に関し、特に素子分離技
術の改良に係る。
術の改良に係る。
半導体装置の素子分離技術としては一般的に選択酸化法
が使用されている。しかし、この選択酸化法では形成さ
れる素子分離酸化膜の端部にいわゆるバーズビークが発
生するため、ホ1〜マスク上の素子領域のパターンの寸
法と、実際に形成される素子領域の寸法との間の寸法変
換差が大きく、デバイスの高集積化に対して障害となっ
ている。
が使用されている。しかし、この選択酸化法では形成さ
れる素子分離酸化膜の端部にいわゆるバーズビークが発
生するため、ホ1〜マスク上の素子領域のパターンの寸
法と、実際に形成される素子領域の寸法との間の寸法変
換差が大きく、デバイスの高集積化に対して障害となっ
ている。
このようなことから今後の高集積デバイスにおいては寸
法変換差の小さい素子分離技術が要望されている。
法変換差の小さい素子分離技術が要望されている。
こうした寸法変換差の小さい素子分離技術として第1図
< a>〜(h)に示すような方法が提案されている。
< a>〜(h)に示すような方法が提案されている。
まず、例えば表面の結晶方位(100)のP−型シリコ
ン基板1上に厚さ約5C)0人の第1の熱酸化膜2を形
成し、更にこの上に厚さ約1200人の第1のシリコン
窒化膜3を堆積する(第1図(a)図示)。次に、写真
蝕剣法により素子領域予定部上にホトレジストパターン
4を形成した後、C2Feを含むガスを用いた反応性イ
オンエツチングによりフィールド領域予定部上の第1の
シリコン窒化膜3及び第1の熱酸化膜2を順次エツチン
グし、更に基板1を深さ約3000〜3500リン度エ
ツチングする。この際、基板1は02FI、ガスの特異
性からテーパー状にエツチングされ、結晶方位(111
)の傾斜面5aと結晶方位(100)の底部の平坦面5
bとが形成される。
ン基板1上に厚さ約5C)0人の第1の熱酸化膜2を形
成し、更にこの上に厚さ約1200人の第1のシリコン
窒化膜3を堆積する(第1図(a)図示)。次に、写真
蝕剣法により素子領域予定部上にホトレジストパターン
4を形成した後、C2Feを含むガスを用いた反応性イ
オンエツチングによりフィールド領域予定部上の第1の
シリコン窒化膜3及び第1の熱酸化膜2を順次エツチン
グし、更に基板1を深さ約3000〜3500リン度エ
ツチングする。この際、基板1は02FI、ガスの特異
性からテーパー状にエツチングされ、結晶方位(111
)の傾斜面5aと結晶方位(100)の底部の平坦面5
bとが形成される。
なお、基板1のエツチングにはKOH溶液が用いられる
場合もある。つづいて、フィールド反転防止用の不純物
、例えばIIB+を加速エネルギー100keV、ドー
ズ量的lX10 cm”の条件でイオン注入する(同図
(b)図示)。
場合もある。つづいて、フィールド反転防止用の不純物
、例えばIIB+を加速エネルギー100keV、ドー
ズ量的lX10 cm”の条件でイオン注入する(同図
(b)図示)。
次いで、前記ホトレジストパターン4を除去した後、熱
酸化を行ない露出した基板1の傾斜面5Q及び平坦面5
b上に厚さ約300人の第2の熱酸化膜6を形成する。
酸化を行ない露出した基板1の傾斜面5Q及び平坦面5
b上に厚さ約300人の第2の熱酸化膜6を形成する。
つづいて、全面に厚さ300人の第2のシリコン窒化膜
7を堆積し、更に厚さ約3000人のCVD酸化膜8を
堆積する(同図(0)図示)。つづいて、このCVDM
化膜8を反応性イオンエツチングによりエツチングする
。
7を堆積し、更に厚さ約3000人のCVD酸化膜8を
堆積する(同図(0)図示)。つづいて、このCVDM
化膜8を反応性イオンエツチングによりエツチングする
。
この結果、フィールド領域予定部の基板1の少なくとも
傾斜面5aを覆うようにCVD1m化膜8′。
傾斜面5aを覆うようにCVD1m化膜8′。
8′が形成される。このいわゆるエッチバック工程では
エツチング時間のマージンは20%であることが望まし
い。また、この反応性イオンエツチングの条件はSiO
2のエツチングレートがSi 3 N4のエツチングレ
ートより大ぎくなるように設定する(同図(d)図示)
。つづいて、残存CVD酸化膜8−.8”をマスクとし
てフィールド領域予定部の平坦面5b上の第2のシリコ
ン窒化膜7をエツチングする。この際、素子領域予定部
上の第1のシリコン窒化膜3上の第2のシリコン窃イ1
−腸7もllil時にエツチングされるclii1図(
e)図示)。つづいて、前記残存cvoa化膜8=、8
−をN84F等によりエツチング除去する。この際、フ
ィールド領域予定部の平坦面5b上の第2の熱酸化膜6
の露出した部分も同時にエツチングされる(同図(f)
図示)。
エツチング時間のマージンは20%であることが望まし
い。また、この反応性イオンエツチングの条件はSiO
2のエツチングレートがSi 3 N4のエツチングレ
ートより大ぎくなるように設定する(同図(d)図示)
。つづいて、残存CVD酸化膜8−.8”をマスクとし
てフィールド領域予定部の平坦面5b上の第2のシリコ
ン窒化膜7をエツチングする。この際、素子領域予定部
上の第1のシリコン窒化膜3上の第2のシリコン窃イ1
−腸7もllil時にエツチングされるclii1図(
e)図示)。つづいて、前記残存cvoa化膜8=、8
−をN84F等によりエツチング除去する。この際、フ
ィールド領域予定部の平坦面5b上の第2の熱酸化膜6
の露出した部分も同時にエツチングされる(同図(f)
図示)。
次いで、素子領域予定部上の第1のシリコン窒化膜3及
びフィールド領域予定部の少なくとも傾斜面5a上を覆
う第2のシリコン窒化膜7を耐酸化性マスクとして燃焼
酸化雰囲気中で熱酸化を行ない、厚さ約7000人のフ
ィールド酸化1119を形成する。これと同時に前記ボ
ロンイオン注入層が活性化してP型フィールド反転防止
層10が形成される(同図(g)図示)。つづいて、残
存した第1のシリコン窒化膜3及び第2のシリコン窒化
膜7をエツチング除去する(同図< h>図示)。
びフィールド領域予定部の少なくとも傾斜面5a上を覆
う第2のシリコン窒化膜7を耐酸化性マスクとして燃焼
酸化雰囲気中で熱酸化を行ない、厚さ約7000人のフ
ィールド酸化1119を形成する。これと同時に前記ボ
ロンイオン注入層が活性化してP型フィールド反転防止
層10が形成される(同図(g)図示)。つづいて、残
存した第1のシリコン窒化膜3及び第2のシリコン窒化
膜7をエツチング除去する(同図< h>図示)。
以下、通常の工程に従い、フィールド酸化膜9によって
囲まれた素子領域に例えばMO8半導体装置を形成する
。
囲まれた素子領域に例えばMO8半導体装置を形成する
。
上述した方法はフィールド領域予定部の基板1の傾斜面
(サイドウオール)5a上に第2のシリコン窒化lll
7を残存させているので、通常の選択酸化法と異なり−
、バーズビークの発生による寸法変換差を小さくするこ
とができる。なお、以下この方法をSWAM I (S
ide Wall MaskedI 5olatio
n)法と略称する。
(サイドウオール)5a上に第2のシリコン窒化lll
7を残存させているので、通常の選択酸化法と異なり−
、バーズビークの発生による寸法変換差を小さくするこ
とができる。なお、以下この方法をSWAM I (S
ide Wall MaskedI 5olatio
n)法と略称する。
しかしながら、上述した従来の5WAIVII法には以
下のような問題点がある。
下のような問題点がある。
第1図(e)の工程で、残存CVD酸化膜8−28′を
マスクとしてフィールド領域予定部の平坦面5b上の第
2のシリコン窒化膜7をエツチングする際、この第2の
シリコン窒化膜7の膜厚のばらつきやウェハ面内でのエ
ツチングレートのばらつきを考慮に入れ、20%程度の
マージンを見込んでオーバーエツチングする。このため
、第2図に示す如く、素子領域予定部上では第2のシリ
コン窒化膜7だけでなく、第1のシリコン窒化膜3もエ
ツチングされてしまう。この結果、第1のシリコン窒化
1!i!3の膜厚が薄ずぎると、この第1のシリコン窒
化WA3にピンホールが発生したり、極端な場合にはな
くなってしまい、大きな問題となっていた。一方、この
第1のシリコン窒化膜3の膜厚を十分厚くした場合には
、第1図(e)の工程で第2のシリコン窒化117をエ
ツチング除去した後の第1のシリコン窒化膜3はピンホ
ールが発生しない程度の十分な膜厚を保つことができる
。
マスクとしてフィールド領域予定部の平坦面5b上の第
2のシリコン窒化膜7をエツチングする際、この第2の
シリコン窒化膜7の膜厚のばらつきやウェハ面内でのエ
ツチングレートのばらつきを考慮に入れ、20%程度の
マージンを見込んでオーバーエツチングする。このため
、第2図に示す如く、素子領域予定部上では第2のシリ
コン窒化膜7だけでなく、第1のシリコン窒化膜3もエ
ツチングされてしまう。この結果、第1のシリコン窒化
1!i!3の膜厚が薄ずぎると、この第1のシリコン窒
化WA3にピンホールが発生したり、極端な場合にはな
くなってしまい、大きな問題となっていた。一方、この
第1のシリコン窒化膜3の膜厚を十分厚くした場合には
、第1図(e)の工程で第2のシリコン窒化117をエ
ツチング除去した後の第1のシリコン窒化膜3はピンホ
ールが発生しない程度の十分な膜厚を保つことができる
。
しかし、膜厚が厚すぎると後のフィールド酸化工程で基
板1にストレスによる結晶欠陥が発生するため実使用に
耐えられないという欠点があった。
板1にストレスによる結晶欠陥が発生するため実使用に
耐えられないという欠点があった。
更に、第3図に示ずように、第1図(f)の工程で残存
CVDI化膜8−,8′をエツチング除去する際、第2
の熱酸化膜6もその端部からエツチング除去される。こ
の第2の熱酸化膜6のサイドエツチングは残存CVDI
I化膜8′の膜厚に比例して増加し、図中の距離aがだ
んだん狭くなるため、後′のフィールド酸化時にバーズ
と−りが素子領域予定部の第1のシリコン窒化膜3直下
に入り込むようになり、パターン変換差を大きくしてし
まうことになる。また、フィールド酸化膜の幅を狭くし
ようとした場合、cvD酸化膜8(及び残存cvo酸化
膜8−)を薄くしなければならないが、こうすると残存
した第2のシリコン窒化膜7の平坦面上での寸法が短く
なるため、第2の熱酸化膜6のサイドエツチングが無視
できなくなり、フィールド酸化膜の微細化にとって障害
となる。
CVDI化膜8−,8′をエツチング除去する際、第2
の熱酸化膜6もその端部からエツチング除去される。こ
の第2の熱酸化膜6のサイドエツチングは残存CVDI
I化膜8′の膜厚に比例して増加し、図中の距離aがだ
んだん狭くなるため、後′のフィールド酸化時にバーズ
と−りが素子領域予定部の第1のシリコン窒化膜3直下
に入り込むようになり、パターン変換差を大きくしてし
まうことになる。また、フィールド酸化膜の幅を狭くし
ようとした場合、cvD酸化膜8(及び残存cvo酸化
膜8−)を薄くしなければならないが、こうすると残存
した第2のシリコン窒化膜7の平坦面上での寸法が短く
なるため、第2の熱酸化膜6のサイドエツチングが無視
できなくなり、フィールド酸化膜の微細化にとって障害
となる。
本発明は上記事情に鑑みてなされたものであり、素子領
域予定部上の第1の窒化膜の膜減りをなくし、かつ素子
分11i酸化膜を微細化し得る半導体装置の製造方法を
提供しようとするものである。
域予定部上の第1の窒化膜の膜減りをなくし、かつ素子
分11i酸化膜を微細化し得る半導体装置の製造方法を
提供しようとするものである。
〔発明の概要)
本発明の半導体装置の製造方法は、−導電型の半導体基
板上に酸化膜及び第1の窒化膜を順次形成する工程と、
これら第1の窒化膜及び酸化膜の一部を選択的にエツチ
ングし、更に傾斜面と平坦面が形成されるように露出し
た基板の一部を選択的にエツチングする工程と、全面に
半導体膜(例えば多結晶シリコン膜)、第2の窒化膜及
び窒化膜に対して選択エツチング性を@づる被膜(例え
1、−F /”! υn ?ifl I? Ift!
)* [k (丘f8 i A T E ン、F 右4
11エツチングにより該被膜をエツチングし、少なくと
も前記基板のエツチング領域の傾斜面上を覆うように前
記被膜を残存させる工程と、残存した被膜をマスクとし
て前記第2の窒化膜をエツチング除去する工程と、残存
した被膜を除去する工程と、残存した第1及び第2の窒
化膜を耐酸化性マスクとして熱酸化を行ないフィールド
酸化膜を形成する工程とを具備したことを特徴とするも
のである。
板上に酸化膜及び第1の窒化膜を順次形成する工程と、
これら第1の窒化膜及び酸化膜の一部を選択的にエツチ
ングし、更に傾斜面と平坦面が形成されるように露出し
た基板の一部を選択的にエツチングする工程と、全面に
半導体膜(例えば多結晶シリコン膜)、第2の窒化膜及
び窒化膜に対して選択エツチング性を@づる被膜(例え
1、−F /”! υn ?ifl I? Ift!
)* [k (丘f8 i A T E ン、F 右4
11エツチングにより該被膜をエツチングし、少なくと
も前記基板のエツチング領域の傾斜面上を覆うように前
記被膜を残存させる工程と、残存した被膜をマスクとし
て前記第2の窒化膜をエツチング除去する工程と、残存
した被膜を除去する工程と、残存した第1及び第2の窒
化膜を耐酸化性マスクとして熱酸化を行ないフィールド
酸化膜を形成する工程とを具備したことを特徴とするも
のである。
こうした方法によれば、基板のエツチング領域を覆うよ
うに残存している被膜をマスクとして第2の窒化膜をエ
ツチング除去する際、素子領域予定部上の第1の窒化股
上には半導体膜が存在するので第1の窒化膜が膜減りす
ることはない。また、従来の方法と異なり、残存した被
膜を除去する際に第2の窒化股下にサイドエツチングが
生じることがないので、パターン変換差が小さく、フィ
ールド酸化膜の微細化に有利となる。
うに残存している被膜をマスクとして第2の窒化膜をエ
ツチング除去する際、素子領域予定部上の第1の窒化股
上には半導体膜が存在するので第1の窒化膜が膜減りす
ることはない。また、従来の方法と異なり、残存した被
膜を除去する際に第2の窒化股下にサイドエツチングが
生じることがないので、パターン変換差が小さく、フィ
ールド酸化膜の微細化に有利となる。
以下、本発明の実施例を第4図(a)〜(1])を参照
して説明する。
して説明する。
まず、例えば表面の結晶方位(100)のP−型シリコ
ン基板11上に厚さ約500人の熱酸化膜12を形成し
、更にこの上に厚さ約1200人の第1のシリコン窒化
膜13をIL fi する(第4図(a>図示)。次に
、写真蝕刻法により素子領域予定部上にホトレジストパ
ターン14を形成した後、C2F6を含むカスを用いた
反応性イオンエツチングによりフィールド領域予定部上
の第1のシリコン窒化膜13及び熱酸化膜12を順次エ
ツチングし、更に基板11を深さ約1200人程度エツ
チングする。この際、基板11はC2Fsカスの特異性
からテーパー状にエツチングされ、結晶方位<111
)の傾斜面15aと結晶方位(100)の底部の平坦面
15bとが形成される。
ン基板11上に厚さ約500人の熱酸化膜12を形成し
、更にこの上に厚さ約1200人の第1のシリコン窒化
膜13をIL fi する(第4図(a>図示)。次に
、写真蝕刻法により素子領域予定部上にホトレジストパ
ターン14を形成した後、C2F6を含むカスを用いた
反応性イオンエツチングによりフィールド領域予定部上
の第1のシリコン窒化膜13及び熱酸化膜12を順次エ
ツチングし、更に基板11を深さ約1200人程度エツ
チングする。この際、基板11はC2Fsカスの特異性
からテーパー状にエツチングされ、結晶方位<111
)の傾斜面15aと結晶方位(100)の底部の平坦面
15bとが形成される。
なお、基板11のエツチングにはK Ol−1溶液が用
いられる場合もある。つづいて、フィールド反転防止用
の不純物、例えば B を加速エネルギー100keV
、ドーズ量的I X ”I O”cm−2の条件でイオ
ン注入する(同図(b)図示)。
いられる場合もある。つづいて、フィールド反転防止用
の不純物、例えば B を加速エネルギー100keV
、ドーズ量的I X ”I O”cm−2の条件でイオ
ン注入する(同図(b)図示)。
次いで、前記ホトレジストパターン14を除去した後、
全面に厚さ約500人の多結晶シリコン膜16、厚さ約
300人の第2のシリコン窒化膜17及び厚さ約200
0人のCVDI化l!18を順次堆積する(同図(C)
図示)。つづいて、このCVDM化腸1化合18性イオ
ンエツチングによりエツチングする。この結果、フィー
ルド領域予定部の基板11の少なくとも傾斜面15aを
覆うようにCVDII化膜18−.18’−が形成され
る。この際、反応性イオンエツチングの条件は3i02
のエツチングレートがSi a N4のエツチングレー
トより大きくなるように設定する(同図(d)図示)。
全面に厚さ約500人の多結晶シリコン膜16、厚さ約
300人の第2のシリコン窒化膜17及び厚さ約200
0人のCVDI化l!18を順次堆積する(同図(C)
図示)。つづいて、このCVDM化腸1化合18性イオ
ンエツチングによりエツチングする。この結果、フィー
ルド領域予定部の基板11の少なくとも傾斜面15aを
覆うようにCVDII化膜18−.18’−が形成され
る。この際、反応性イオンエツチングの条件は3i02
のエツチングレートがSi a N4のエツチングレー
トより大きくなるように設定する(同図(d)図示)。
つづいて、残存CVD酸化膜18′、18′をマスクと
してフィールド領域予定部の平坦面15b上の第2のシ
リコン窒化膜17をエツチングする。この際、素子領域
予定部上の第2のシリコン窒化膜17も同時にエツチン
グされる(同図< e>図示)。(なお、第2のシリコ
ン窒化Il*17のエツチング工程は、エツチング条件
を設定することによりCVD酸化It!1Bの反応性イ
オンエツチング時にオーバーエツチング(20%程度)
で連続的に除去するようにしてもよい)。つづいて、残
存cvo酸化膜18−918−をNH4Fなどによりエ
ツチング除去する。
してフィールド領域予定部の平坦面15b上の第2のシ
リコン窒化膜17をエツチングする。この際、素子領域
予定部上の第2のシリコン窒化膜17も同時にエツチン
グされる(同図< e>図示)。(なお、第2のシリコ
ン窒化Il*17のエツチング工程は、エツチング条件
を設定することによりCVD酸化It!1Bの反応性イ
オンエツチング時にオーバーエツチング(20%程度)
で連続的に除去するようにしてもよい)。つづいて、残
存cvo酸化膜18−918−をNH4Fなどによりエ
ツチング除去する。
この結果、素子領域予定部上は熱酸化膜12を介して厚
さ約1200人の第1のシリコン窒化膜13及び厚さ約
500人の多結晶シリコン膜16によって、またフィー
ルド領域予定部の少なくとも傾斜面15a上は多結晶シ
リコン膜16を介して厚さ約300人のM2のシリコン
窒化膜17によってそれぞれ覆われ、平坦面15’a’
上で多結晶シリコン+1116が露出した状態どなつで
いる(同図(f’)図示)。
さ約1200人の第1のシリコン窒化膜13及び厚さ約
500人の多結晶シリコン膜16によって、またフィー
ルド領域予定部の少なくとも傾斜面15a上は多結晶シ
リコン膜16を介して厚さ約300人のM2のシリコン
窒化膜17によってそれぞれ覆われ、平坦面15’a’
上で多結晶シリコン+1116が露出した状態どなつで
いる(同図(f’)図示)。
次いで、素子領域予定部上の第1のシリコン窒化膜13
及びフィールド領域予定部の少なくとも傾斜面15a上
を覆う第2のシリコン窒化膜17を耐酸化性マスクとし
て燃焼酸化雰囲気中で熱酸化を行ない、厚さ約7000
人のフィールド酸化膜19を形成する。これと同時に前
記ボロンイオン注入層が活性化してP型フィールド反転
防止層20が形成される。また、露出している多結晶シ
リコン膜16も熱酸化膜21に変換される(同図((1
)図示)。つづいて、前記熱酸化膜21をNH4Fを用
いて除去した後、残存している第1及び第2のシリコン
窒化It!13.17を除去する(同図(h)図示)。
及びフィールド領域予定部の少なくとも傾斜面15a上
を覆う第2のシリコン窒化膜17を耐酸化性マスクとし
て燃焼酸化雰囲気中で熱酸化を行ない、厚さ約7000
人のフィールド酸化膜19を形成する。これと同時に前
記ボロンイオン注入層が活性化してP型フィールド反転
防止層20が形成される。また、露出している多結晶シ
リコン膜16も熱酸化膜21に変換される(同図((1
)図示)。つづいて、前記熱酸化膜21をNH4Fを用
いて除去した後、残存している第1及び第2のシリコン
窒化It!13.17を除去する(同図(h)図示)。
以下、通常の工程に従い、フィールド酸化膜19によっ
て囲まれた素子領域に例えばMO8半導体装置を形成す
る。
て囲まれた素子領域に例えばMO8半導体装置を形成す
る。
しかして、上記方法によれば、第4図(e)の工程にお
いて、第2のシリコン窒化l117をエツチング除去す
る際に素子領域予定部上の第1のシリコン窒化膜13上
には多結晶シリコン膜16が存在するので、第1のシリ
コン窒化膜13が膜減りすることはない。このことは、
cvo葭化膜″18を反応性イオンエツチングによりエ
ツチングする際にエツチング条件を設定して第2のシリ
コン窒化膜17を連続的にエツチングする場合でも同様
である。このため、従来の方法のように第1のシリコン
窒化膜13の膜厚を厚くする必要はない。したがって、
フィールド酸化時にストレスにより発生する結晶欠陥を
完全になくゼるように、第1のシリコン窒化膜17の膜
厚をできるがぎり薄くすることができる。
いて、第2のシリコン窒化l117をエツチング除去す
る際に素子領域予定部上の第1のシリコン窒化膜13上
には多結晶シリコン膜16が存在するので、第1のシリ
コン窒化膜13が膜減りすることはない。このことは、
cvo葭化膜″18を反応性イオンエツチングによりエ
ツチングする際にエツチング条件を設定して第2のシリ
コン窒化膜17を連続的にエツチングする場合でも同様
である。このため、従来の方法のように第1のシリコン
窒化膜13の膜厚を厚くする必要はない。したがって、
フィールド酸化時にストレスにより発生する結晶欠陥を
完全になくゼるように、第1のシリコン窒化膜17の膜
厚をできるがぎり薄くすることができる。
また、同図(f)の工程において、残存CVD酸化膜1
8′、18−をNH4F溶液によって除去する際、従来
の方法と異なり第2のシリコン窒化膜17下には酸化膜
が存在しないので、第2のシリコン窒化膜17下ではザ
イド■ツヂングは全く生じない。つまり、第3図に示し
た幅aはc■D酸化膜18の膜厚によりほぼ決定される
。したがって、フィールド領域の間隔を狭くして微細化
を図る場合、CVD酸化股18の膜厚を薄くする必要が
あるが、その膜厚はバーズビークの見積りにより容易に
決定することができ、フィールド酸化膜19の微細化に
右利となる。
8′、18−をNH4F溶液によって除去する際、従来
の方法と異なり第2のシリコン窒化膜17下には酸化膜
が存在しないので、第2のシリコン窒化膜17下ではザ
イド■ツヂングは全く生じない。つまり、第3図に示し
た幅aはc■D酸化膜18の膜厚によりほぼ決定される
。したがって、フィールド領域の間隔を狭くして微細化
を図る場合、CVD酸化股18の膜厚を薄くする必要が
あるが、その膜厚はバーズビークの見積りにより容易に
決定することができ、フィールド酸化膜19の微細化に
右利となる。
なお、上記実施例では、第4図(a)の」二程でフィー
ルド反転防止のための B のイオン注入を行なってい
るが、これに限らず、多結晶シリコン膜16中にボロン
をドーピングしてフィールド酸化時にボロンを基板11
内に拡散させてフィールド反転防止層20を形成しても
よい。この場合、フィールド酸化工程前に熱処理により
基板11ヘボロンを拡散させてもよいことは勿論である
。
ルド反転防止のための B のイオン注入を行なってい
るが、これに限らず、多結晶シリコン膜16中にボロン
をドーピングしてフィールド酸化時にボロンを基板11
内に拡散させてフィールド反転防止層20を形成しても
よい。この場合、フィールド酸化工程前に熱処理により
基板11ヘボロンを拡散させてもよいことは勿論である
。
また、この場合多結晶シリコンへのボロンの導入方法と
して、イオン注入法を用いてもよい。このようにボロン
をイオン注入すると、第5図に示すように第1のシリコ
ン窒化膜13の側壁の多結晶シリコン膜16中にはボロ
ンイオンが全く注入されないため、低温でボロンイオン
を活性化した後、ボロン添加多結晶シリコンと無添加多
結晶シリコンとでエツチングレートの異なる溶液(例え
ば、KOH混合液等)を用いて無添加多結晶シリコン1
6′のみを除去し、更に第2のシリコン窒化膜を堆積し
てもよい。このようにすれば、フィールド酸化時に上面
からの多結晶シリコン膜に沿う酸化が抑えられ、窒化膜
を除去した後のフィールド酸化膜の表面をより平坦化す
ることができる。
して、イオン注入法を用いてもよい。このようにボロン
をイオン注入すると、第5図に示すように第1のシリコ
ン窒化膜13の側壁の多結晶シリコン膜16中にはボロ
ンイオンが全く注入されないため、低温でボロンイオン
を活性化した後、ボロン添加多結晶シリコンと無添加多
結晶シリコンとでエツチングレートの異なる溶液(例え
ば、KOH混合液等)を用いて無添加多結晶シリコン1
6′のみを除去し、更に第2のシリコン窒化膜を堆積し
てもよい。このようにすれば、フィールド酸化時に上面
からの多結晶シリコン膜に沿う酸化が抑えられ、窒化膜
を除去した後のフィールド酸化膜の表面をより平坦化す
ることができる。
また、本発明方法において、フィールド領域予定部の基
板11のエツチングの深さは2500Å以下であること
が望ましい。これは以下のような理由による。
板11のエツチングの深さは2500Å以下であること
が望ましい。これは以下のような理由による。
フィールド酸化膜はその膜厚の約45%に相当する厚さ
の基板のシリコンを消費して成長する。
の基板のシリコンを消費して成長する。
ところで、フィールド酸化膜の膜厚を厚くしようとする
と、バーズビークの発生を押えることができなくなるの
で、SWAMI法の本来の目的である寸法変換差の減少
を達成できなくなる。また、膜厚が薄すぎると素子分離
の(幾能が十分に発揮できない。このため、フィールド
酸化膜の膜厚は約8000Å以下の適当な値であること
が望ましい。
と、バーズビークの発生を押えることができなくなるの
で、SWAMI法の本来の目的である寸法変換差の減少
を達成できなくなる。また、膜厚が薄すぎると素子分離
の(幾能が十分に発揮できない。このため、フィールド
酸化膜の膜厚は約8000Å以下の適当な値であること
が望ましい。
一方、フィールド酸化膜は後の工程でその表面がエツチ
ングされるが、エツチングmが多すぎて素子領域の端部
近傍でのフィールド酸化膜の膜厚が薄くなると、素子の
動作時に素子領域の端部において電界集中が起きて耐圧
が低下覆る等の種々の問題を生じる。このため、フィー
ルド酸化膜は素子領域表面よりも約2000人突出して
いることが望ましい。以上の条件を考慮して、膜厚80
00人のフィールド酸化膜を形成する場合、基板11の
エツチング深さTeは次のにうにしてめられる。
ングされるが、エツチングmが多すぎて素子領域の端部
近傍でのフィールド酸化膜の膜厚が薄くなると、素子の
動作時に素子領域の端部において電界集中が起きて耐圧
が低下覆る等の種々の問題を生じる。このため、フィー
ルド酸化膜は素子領域表面よりも約2000人突出して
いることが望ましい。以上の条件を考慮して、膜厚80
00人のフィールド酸化膜を形成する場合、基板11の
エツチング深さTeは次のにうにしてめられる。
8000=8000X0.45+Te 十2000 、
、’、 T e == 2500したがって、フィー
ルド領域予定部の基板11のエツチング深さは25.0
0Å以下であることが望ましい。
、’、 T e == 2500したがって、フィー
ルド領域予定部の基板11のエツチング深さは25.0
0Å以下であることが望ましい。
以上詳述した如く、本発明の半導体装置の製造方法によ
れば、素子領域予定部上の第1の窒化膜の膜減りを防止
することができ、寸法変換差の小さい微細なフィールド
酸化膜を確実に形成でき、ひいては素子の高集積化を達
成できる等顕著な効果を奏するものである。
れば、素子領域予定部上の第1の窒化膜の膜減りを防止
することができ、寸法変換差の小さい微細なフィールド
酸化膜を確実に形成でき、ひいては素子の高集積化を達
成できる等顕著な効果を奏するものである。
第1図(a) 〜(1)) は従来のフィールド酸化膜
の形成方法を示す断面図、第2図及び第3図はそれぞれ
従来の方法の欠点を示す断面図、第4図(a) 〜(1
1) は本発明の実施例におけるフィールド酸化膜の形
成方法を示す断面図、第5図は本発明の変形例を示す断
面図である。 11・・・P−型シリコン基板、12・・・熱酸化膜、
13・・・第1のシリコン窒化膜、14・・・ホトレジ
ストパターン、、15a・・・傾斜面、15b・・・平
坦面、16・・・多結晶シリコン膜、17・・・第2の
シリコン窒化膜、18・・・CVD酸化膜、18′・・
・残存CVD酸化膜、19・・・フィールド酸化膜、2
0・・・P型反転防止層、21・・・熱酸化膜。 出願人代理人 弁理士 鈴江武彦 第1図 第1図 第2図 第3図 第4図 第4図
の形成方法を示す断面図、第2図及び第3図はそれぞれ
従来の方法の欠点を示す断面図、第4図(a) 〜(1
1) は本発明の実施例におけるフィールド酸化膜の形
成方法を示す断面図、第5図は本発明の変形例を示す断
面図である。 11・・・P−型シリコン基板、12・・・熱酸化膜、
13・・・第1のシリコン窒化膜、14・・・ホトレジ
ストパターン、、15a・・・傾斜面、15b・・・平
坦面、16・・・多結晶シリコン膜、17・・・第2の
シリコン窒化膜、18・・・CVD酸化膜、18′・・
・残存CVD酸化膜、19・・・フィールド酸化膜、2
0・・・P型反転防止層、21・・・熱酸化膜。 出願人代理人 弁理士 鈴江武彦 第1図 第1図 第2図 第3図 第4図 第4図
Claims (1)
- 【特許請求の範囲】 (1) −導電型の半導体基板上に酸化膜及び第1の窒
化膜を順次形成する工程と、これら第1の窒化膜及び酸
化膜の一部を選択的にエツチングし、更に傾斜面と平坦
面が形成されるように露出した基板の一部を選択的にエ
ツチングづる工程と、全面に半導体膜、第2の窒化膜及
び窒化膜に対して選択エツチング性を有する被膜を順次
堆積する工程と、異方性エツチングにより該被膜をエツ
チングし、少なくとも前記基板のエツチング領域の傾斜
面上を覆うように前記被膜を残存さしる工程と残存した
被膜をマスクとして前記第2の窒化膜をエツチング除去
する工程と、残存した被膜を除去する工程と、残存した
第1及び第2の窒化膜を耐酸化性マスクとして熱酸化を
行ないフィールド酸化膜を形成する工程とを具備したこ
とを特徴とす(21半導体膜が多結晶シリコン膜又は非
晶質シリコン膜であることを特徴とする特許請求の範囲
第1項記載の半導体装置の製造方法。 (3)半導体膜が基板と同導電型の不純物を含むことを
特徴とする特許請求の範囲第1項又は第2項記載の半導
体装置の製造方法。 (4)半導体膜にイオン注入法により基板と同導電型の
不純物を導入することを特徴とする特許請求の範囲第3
項記載の半導体装置の製造方法。 (5)半導体膜に基板と同導電型の不純物を導入した後
、異方性エツチングにより被膜をエツチングし、基板の
エツチング領域の傾斜面上を覆うように被膜を残存させ
る工程の前までに、熱処理を、施して半導体膜内の不純
物を基板中に拡散させることを特徴とする特許請求の範
囲第3項又は第4項記載の半導体装置の製造方法。 装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58169883A JPS6062135A (ja) | 1983-09-14 | 1983-09-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58169883A JPS6062135A (ja) | 1983-09-14 | 1983-09-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6062135A true JPS6062135A (ja) | 1985-04-10 |
Family
ID=15894717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58169883A Pending JPS6062135A (ja) | 1983-09-14 | 1983-09-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6062135A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5470783A (en) * | 1994-06-06 | 1995-11-28 | At&T Ipm Corp. | Method for integrated circuit device isolation |
-
1983
- 1983-09-14 JP JP58169883A patent/JPS6062135A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5470783A (en) * | 1994-06-06 | 1995-11-28 | At&T Ipm Corp. | Method for integrated circuit device isolation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5516720A (en) | Stress relaxation in dielectric before metallization | |
| JP2802600B2 (ja) | 半導体装置の製造方法 | |
| JPH03145730A (ja) | 集積回路半導体デバイスの製造方法 | |
| JPS63288043A (ja) | 側面隔離素子の分離方法 | |
| JP3385981B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0628282B2 (ja) | 半導体装置の製造方法 | |
| JP3178416B2 (ja) | 半導体装置の製造方法 | |
| JPH06232247A (ja) | 絶縁層上に隔離された半導体層を製造する方法 | |
| JPS63228732A (ja) | 半導体装置の製造方法 | |
| JPH08264634A (ja) | 半導体装置における分離形成方法 | |
| JPH0666385B2 (ja) | 半導体装置の製造方法 | |
| JPH04267336A (ja) | 半導体装置の製造方法 | |
| JP3958454B2 (ja) | 半導体素子の隔離膜形成方法 | |
| KR940006090B1 (ko) | 반도체 소자 격리 방법 | |
| JPS607146A (ja) | 半導体装置の製造方法 | |
| JPS59214237A (ja) | 半導体装置の製造方法 | |
| KR100418300B1 (ko) | 반도체소자의소자분리막형성방법 | |
| KR930006137B1 (ko) | 반도체소자의 소자격리방법 | |
| JP3000130B2 (ja) | 半導体装置の製造方法 | |
| JPS6084832A (ja) | 半導体装置の製造方法 | |
| JPH04739A (ja) | 半導体装置の製造方法 | |
| JPS62248236A (ja) | 半導体装置の製造方法 | |
| JPH0680726B2 (ja) | 半導体装置の製造方法 | |
| JPH04309226A (ja) | 半導体装置の製造方法 | |
| JPH06163531A (ja) | 半導体装置における素子分離領域の形成方法 |