JPS6062152A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6062152A JPS6062152A JP58170649A JP17064983A JPS6062152A JP S6062152 A JPS6062152 A JP S6062152A JP 58170649 A JP58170649 A JP 58170649A JP 17064983 A JP17064983 A JP 17064983A JP S6062152 A JPS6062152 A JP S6062152A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- vertical type
- power
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
- H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
- H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
- H10D84/85—Complementary IGFETs, e.g. CMOS
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（α）〔発明の利用分野〕
本発明は高耐圧パワーＭＯＥ３工Ｃに関するもので、特
にいわゆる縦型ノくワーＭＯ８（ｉ−用いた）くツー０
ＭＯ８工Ｃに関するものである。
にいわゆる縦型ノくワーＭＯ８（ｉ−用いた）くツー０
ＭＯ８工Ｃに関するものである。
ｌｂ）〔従来技術の説明〕
第１図には、従来の縦型パワーＭＯ８）ヲンジスタの断
面図を示す。説明の都合上Ｎチャネルトランジスタにつ
いて説明する。ｌはトビインとなる低抵抗Ｎ型半導体基
板、２は１の上に成長させた高抵抗Ｎ型領域である。３
はＰ型拡散層であシ４はソースとなるＮ型拡散層である
。５はゲート電極である。
面図を示す。説明の都合上Ｎチャネルトランジスタにつ
いて説明する。ｌはトビインとなる低抵抗Ｎ型半導体基
板、２は１の上に成長させた高抵抗Ｎ型領域である。３
はＰ型拡散層であシ４はソースとなるＮ型拡散層である
。５はゲート電極である。
動作を簡単に説明すると、ソース・ドレイン間に電圧を
印加すると空乏層６がドレイン側にひろが）チャネル部
分が空乏化しにくいため高耐圧が実現できる。そして電
流は第１図中の矢印のように縦方向に流れる。
印加すると空乏層６がドレイン側にひろが）チャネル部
分が空乏化しにくいため高耐圧が実現できる。そして電
流は第１図中の矢印のように縦方向に流れる。
このような従来の縦型パワーｙ、 ｏ ｓ Ｋｂｔｎで
ｕ素子を縦方向に使う構造となっているため、面積効率
がよい、ＯＮ抵抗が低いという利点がある。
ｕ素子を縦方向に使う構造となっているため、面積効率
がよい、ＯＮ抵抗が低いという利点がある。
反面、基板がドレインになっているため同一基板上にＮ
チャネルトランジスタとＰチャネルトランジスタを形成
することができず、パワーＣＭＯ８工Ｃの形成ができな
かった。
チャネルトランジスタとＰチャネルトランジスタを形成
することができず、パワーＣＭＯ８工Ｃの形成ができな
かった。
Ｉｃｌ （本発明の目的〕
本発明はこのような問題点を解決するために、その構成
を、絶縁基板上に別個の半導体領域を設け、それぞれに
Ｎチャネルトランジスタ、及びＰチャネルトランジスタ
を設けた構成とすることによシ、縦型パワートランジス
タを用いたパワーＣＭＯ８ＩＣを提供するものである。
を、絶縁基板上に別個の半導体領域を設け、それぞれに
Ｎチャネルトランジスタ、及びＰチャネルトランジスタ
を設けた構成とすることによシ、縦型パワートランジス
タを用いたパワーＣＭＯ８ＩＣを提供するものである。
以下図面に基づｂて詳細に説明する。
（ｄ＋ ［本発明の実施例］
第２図には本発明の第１実施例を示す、７は絶縁基板、
８は１０のＮチャネルトランジスタが形成されるＮ型領
域、９は１１のＰチャネルトランジスタが形成されるＰ
型頭域である。第２図のようにＮチャンネルトランジス
タとＰチャネルトランジスタを別個の半導体領域に形成
することにより容易に同一基板上に縦型パワーＣＭＯ８
ＩＣを形成できる。また図示はしていないが、縦型パワ
ーＭＯＳとは別の半導体領域に通常の横型トランジスタ
を設は縦型パワーＭ ｆＪＳ＋論理回路の工Ｃとするこ
とも可能である。
８は１０のＮチャネルトランジスタが形成されるＮ型領
域、９は１１のＰチャネルトランジスタが形成されるＰ
型頭域である。第２図のようにＮチャンネルトランジス
タとＰチャネルトランジスタを別個の半導体領域に形成
することにより容易に同一基板上に縦型パワーＣＭＯ８
ＩＣを形成できる。また図示はしていないが、縦型パワ
ーＭＯＳとは別の半導体領域に通常の横型トランジスタ
を設は縦型パワーＭ ｆＪＳ＋論理回路の工Ｃとするこ
とも可能である。
次に本発明の製造方法について説明する。第３図には本
発明の工程図の概略を示す。
発明の工程図の概略を示す。
まず、絶縁体基板７に１２のＮ型（またはＰ型）半導体
層を形成する（Ｃα）図）、次に所定の領域にＰ型（ま
たはＮ型）不純物を導入し１３ｃ６ｐ型（またはＮ型）
半導体領域を形成する（ ｉｂｌ図）、次にＮ型領域と
Ｐ型頭域の境界をＴｃ１図のようにエツチングでとシの
ぞき、別個のＮ型（またはＰ型）領域１４と、Ｐ型（ま
たはＮ型）領域１５を得る。
層を形成する（Ｃα）図）、次に所定の領域にＰ型（ま
たはＮ型）不純物を導入し１３ｃ６ｐ型（またはＮ型）
半導体領域を形成する（ ｉｂｌ図）、次にＮ型領域と
Ｐ型頭域の境界をＴｃ１図のようにエツチングでとシの
ぞき、別個のＮ型（またはＰ型）領域１４と、Ｐ型（ま
たはＮ型）領域１５を得る。
ｌＣ１図以降の工程は、公知の縦型パワーＭＯ８の製造
方法とおなしである（１図示せず）。
方法とおなしである（１図示せず）。
以上のようにして本発明を得る。
第４図には本発明の第２実施例を示す。第２実施例にお
いては８のＮ型半導体領域と９のＰ型半導体領域ヲ１６
の絶縁物（たとえば、選択酸化法により形成した酸化膜
）で分離している。このように絶縁物で分離することに
よ）、平面が平担になフＡ！配線等の段切れが防止でき
るという利点がある。
いては８のＮ型半導体領域と９のＰ型半導体領域ヲ１６
の絶縁物（たとえば、選択酸化法により形成した酸化膜
）で分離している。このように絶縁物で分離することに
よ）、平面が平担になフＡ！配線等の段切れが防止でき
るという利点がある。
また本発明はＣＭＯＦ３工Ｃに特有なラッチアンプ現象
がおきないとｂう利点もある。
がおきないとｂう利点もある。
以上説明してきたように、その構成を絶縁基板上にＮ型
とＰ型の半導体領域を設けそれぞれＫＮチャネル縦型パ
ワーＨ−ａｓトヲンジスタ、及びＰチャネル縦型パワー
ＭＯ８）、ヲンジスタを形成した構成とすることによシ
、容易に縦型パワーＭＯＳトランジスタを用いたパワー
ＣＭＯ８工Ｃを形成することができる。
とＰ型の半導体領域を設けそれぞれＫＮチャネル縦型パ
ワーＨ−ａｓトヲンジスタ、及びＰチャネル縦型パワー
ＭＯ８）、ヲンジスタを形成した構成とすることによシ
、容易に縦型パワーＭＯＳトランジスタを用いたパワー
ＣＭＯ８工Ｃを形成することができる。
第１図は従来の縦型パワーＭＯ８）ヲンジスタの断面図
、第２図は本発明の第１実施例の断面図、Ｍ３図Ｃαｌ
ｉｂｌ Ｌｃｌは本発明の第１実施例の製造工程図、
第４図は本発明の第２実施例の断面図である。 ｌ・・低抵抗Ｎ型半導体基板 ２・・高抵抗Ｎ型半導体基板 ３・・Ｐ重拡散層 ４・・Ｎ型拡散層 ５・・ゲート電極 ６・・空乏層 ７・Φ絶縁基板 ８，１４・・Ｎ型領域９１１５・・Ｐ
型頭域 １０・・Ｎチャネルトランジスタ エ１・・Ｐチャンネルトランジスタ １２・・Ｎ型半導体基板 １３・・Ｐ型半導体領域 １６・・絶縁分離領域 以 上 出願人 株式会社趣訪精工舎 代理人 弁理士最 上 務 第２図 第３図
、第２図は本発明の第１実施例の断面図、Ｍ３図Ｃαｌ
ｉｂｌ Ｌｃｌは本発明の第１実施例の製造工程図、
第４図は本発明の第２実施例の断面図である。 ｌ・・低抵抗Ｎ型半導体基板 ２・・高抵抗Ｎ型半導体基板 ３・・Ｐ重拡散層 ４・・Ｎ型拡散層 ５・・ゲート電極 ６・・空乏層 ７・Φ絶縁基板 ８，１４・・Ｎ型領域９１１５・・Ｐ
型頭域 １０・・Ｎチャネルトランジスタ エ１・・Ｐチャンネルトランジスタ １２・・Ｎ型半導体基板 １３・・Ｐ型半導体領域 １６・・絶縁分離領域 以 上 出願人 株式会社趣訪精工舎 代理人 弁理士最 上 務 第２図 第３図
Claims (1)
- 【特許請求の範囲】 （１＋ 絶縁基板上に、それぞれ分離されたＰ型半導体
領域と、Ｎ型半導体領域が設けられ、それぞれに、いわ
ゆるＰチャネル縦型）くワーＭＯ８゜及びＮチャネル縦
型ノくワーＭＯＥＩが形成されていることを特徴とする
半導体装置、４ （２）前記絶縁基板がサファイアからなり、半言己半導
体がｓ６からなることを特徴とする第１項記載の半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58170649A JPS6062152A (ja) | 1983-09-16 | 1983-09-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58170649A JPS6062152A (ja) | 1983-09-16 | 1983-09-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6062152A true JPS6062152A (ja) | 1985-04-10 |
Family
ID=15908786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58170649A Pending JPS6062152A (ja) | 1983-09-16 | 1983-09-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6062152A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01300568A (ja) * | 1988-05-27 | 1989-12-05 | Mitsubishi Electric Corp | 半導体装置 |
| JPH0849944A (ja) * | 1994-07-21 | 1996-02-20 | Samsung Electronics Co Ltd | 吸収式冷暖房機 |
-
1983
- 1983-09-16 JP JP58170649A patent/JPS6062152A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01300568A (ja) * | 1988-05-27 | 1989-12-05 | Mitsubishi Electric Corp | 半導体装置 |
| JPH0849944A (ja) * | 1994-07-21 | 1996-02-20 | Samsung Electronics Co Ltd | 吸収式冷暖房機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4951113A (en) | Simultaneously deposited thin film CMOS TFTs and their method of fabrication | |
| JPH01164064A (ja) | 半導体装置 | |
| JP2004095933A (ja) | Ｍｏｓｆｅｔデバイス及びその製造方法 | |
| TWI414023B (zh) | 用於製造一半導體器件的方法 | |
| KR910006672B1 (ko) | 반도체 집적회로 장치 및 그의 제조 방법 | |
| KR100296130B1 (ko) | 이중막 실리콘웨이퍼를 이용한 금속-산화막-반도체 전계효과트랜지스터 제조방법 | |
| JPH10107280A (ja) | 半導体集積回路装置およびその製造方法 | |
| US4720739A (en) | Dense, reduced leakage CMOS structure | |
| JPH0775246B2 (ja) | 半導体集積回路装置 | |
| KR100305402B1 (ko) | 반도체소자의 제조방법 | |
| JP4700268B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0247849A (ja) | 半導体装置 | |
| JPS6129149A (ja) | 半導体集積回路装置 | |
| KR970003743B1 (ko) | 고전력 대칭형 엘디모스 및 그 제조방법 | |
| JPS6394667A (ja) | 半導体集積回路 | |
| US10686079B1 (en) | Fin field effect transistor structure with particular gate appearance | |
| EP0197730A2 (en) | Latch-up resistant integrated circuit and method of manufacture | |
| JPS63133662A (ja) | 半導体装置の製造方法 | |
| KR930008020B1 (ko) | Cmos 인버터 및 그 제조방법 | |
| JPH0689978A (ja) | 半導体装置の製造方法 | |
| KR100571423B1 (ko) | 바이씨모스 소자의 바이폴라 트랜지스터 및 그 제조 방법 | |
| JPH05283617A (ja) | 半導体装置およびその製造方法 | |
| JPH0243347B2 (ja) | ||
| JPS63131562A (ja) | 半導体装置の製造方法 | |
| JPH06310591A (ja) | 半導体装置及びその製造方法 |