JPS6063636A

JPS6063636A - デ−タ検索処理装置

Info

Publication number: JPS6063636A
Application number: JP59013110A
Authority: JP
Inventors: Kazuhiro Sato; 和洋佐藤; Takashi Kumagai; 熊谷　多加史; Takuo Ishizuka; 石塚　拓雄; Tadatsugu Ishizuka; 石塚　忠嗣
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1984-01-27
Filing date: 1984-01-27
Publication date: 1985-04-12
Also published as: JPH0130168B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、データ検索処理装置に関し、詳しく１は、記
憶装置から読み出され、データ処理装置に転送されるレ
コードの中から、ある条件に一致するレコードを検索す
るためのデータ検索処理装置に関するものである。

〔発Ｕ）の１！景〕従来、ｒｉ気テープ、磁気ディスク等の外部記憶装置か
らデータ処理装置に転送されるレコードをフィールド単
位に比較し、その結果の論理演算によりレコードを検索
する方法としては、第１図に示すように、記憶装置１か
ら読み出したデータを制御装置２を通してチャネル装ｆ
３からデータ処理装置舎内の主記憶装置のバッファ・エ
リアに蓄積し、ルコードずつプログラムが参照する主記
憶装置のエリアにフェッチして、フィールド別にプレグ
ラムにより比較し、その結果をプログラムで論理演算処
理する方法が用いられている。しかし、第１図に示す方
法では、プログラムを処理する処理装置の命令実行時間
により検索速度が影響。

され、ざら（検索速度を速くするためには、高速の処理
装置が必要となる。この高速の処理装置は一般に高価で
あり、コスト・パフォーマンスが悪い。

そこで、少しでも検索速度を速くするため処、データ検
索機能を記憶制御装置２に持たせる方法が提案された。

この方法について、第２図により説明する。

記憶装置１から最初のフィールド・データＦ□〜Ｆ４　
が制御装置２に転送されると、制御装置２はフィールド
単位に任意の条件９であらかじめ設定されているデータ
８と比較し、この比較結果をラッチ１０〜１３にセット
する。すなわち、Ｆｌ〉ｖｌ　であればラッチ１０　Ｋ
１Ｆ２−　Ｆ２であればラッチＩＩＫ、順次“１”をセ
ットする。このラッ升データに対しては、次のレコード
が転送されてくる前に、マイクロ・プログラム等により
論理演算を施こし、それらのレコードが検索条件を満足
しているか否かをチェックして、検索条件を満足するレ
コードに対し目的の処理を行う。

しかし、この方法で、レコードとレコード間ノギャップ
Ｇの時間内にマイクｐ・プログラムの処理を行うためＫ
は、次のレコードを記憶装置］、がら制御装置２に転送
するのを停止するが、あるいハキャップＧの通過特開を
マイクロ・プ＊グ５ムの処理時間より長くする必要があ
る。このため、複数のレコードを連続して処理すると、
マイクロ・プログラムの処理時間に比例して性能が低下
する。

さらにルコードのブロッキングができない等の欠点もあ
る。

そこで、ブロッキングされたレコードに対しても、フィ
ールド対応の比較演算、およびこれらの比較結果を用い
た任意の論理演算が時間的遅延を伴わずに実行されるた
めＫは、マイクロ・プログラムを用いずに、直接ハード
ウェアにより実行する方法が考えられる。

しかし、この方法では、検索−紋レコードの取得に閃し
て、不要のフィールド・データもバッファ・メモリに格
納するので、バッファ・メモリの利用効率が低下すると
ともに、制御装置２からチャネル装置３への転送時間の
無駄も存在する。すなわち、検索条件に一致するレコー
ドをバッファ・メモリに格納する際に、必要なデータが
Ｆ２とＦ３だけの場合にも、同一レコード内の他のフィ
ールドＦ、　、　Ｆ４も記憶している。

そこで、本発明者は、先に、記憶装置１からのレコード
に対する各フィールド対応の比較データとの比較結果に
ついて、直接ハードウェアにより比較結果相互間に任意
の論理演算を行い、それと同時に一致したレコード内の
フィールドのうち、取得が必要なフィールドのみをバッ
ファ・メモリに取得し、バッファ・メモリの有効利用と
データ転送時間の減少を計る処理装置を提案した。

しかし、この処理装置においては、各フィールドとある
データとの比較演算を行うのみであり、フィールド相互
間の比較演算を行うことができず、不十分である。例え
ば、連続する年度別のレコード中に、予算、旅費、外注
費等の費用のフィールドが記憶されている場合、最近δ
年間で最も外注費の少い年度をめるときＫは、フィール
ド相互間の比較が必要である。

〔発明の目的〕

本発明の目的は、このような要求を満足させるため、ブ
ロッキングされたレコードに対して、各フィールド対応
の比較データとの比較結果、およびフィールド相互間の
比較結果に対し、時間的遅延を伴うことなく、直接ハー
ドウェアにより比較結果相互の任意の論理演算を実行す
るととも忙、レコード検索中に必要フィールドのみをバ
ッフ・ア・メモリに取得することのできるデータ検索処
理装置を提供することにある。

上記目的を達成するため、本発明のデータ検索処理装置
では、記憶装置から順次転送されてくるレコード・デー
タの複数フィールドに対して、フィールド対応に任意の
比較条件と比較データを設定し、該比較条件を満足した
一致出力をフィールド対応にラッチする回路り、と、該
ラッチ回路に対応して任意にセット・リセットされるラ
ッチ回路Ｍ□、と、両ラッチ回路間で論理演算を行う回
路と、各フィールドに関する属性等の情報を設定し、各
フィールドのバイト比較に同期したカウンタとを有する
データ検索処理袋＠において、任意のフィールド相互間
で比較条件を設定し、該比較条件を満足した一致出力を
ラッチする回路Ｕエ　と、該ラッチ回路に対応して任意
にセット、リセットされるラッチ回路Ｍ’ｔ：ｒと、該
ランチ回路Ｍ／、工および前記ラッチ回路Ｍ、を任意に
セットすることＫより、フィールド対応の比較条件結果
り、およびフィールド相互間の比較条件結果珀　の下記
論理演算を行い、上記演算結果ＸＫよりレコードの検索処理を行い、検索
一致レコードの必要フィールドのみをバッファ・メモリ
に格納する制御手段を有することに特徴がある。

〔発明の実施例〕

以下、本発明の実施例を、図面により説明する。

第３図は、本発明の実施例を示すデータ検索処理装着の
検索条件一致回路の論理シーケンス図である。

第３図において、記憶装置１からフィールド・データＦ
１〜Ｆ３を演算回路４０に入力し、条件３９で比較デー
タ４１と比較し、条件に合致した場合、比較結果ラッチ
１６のＬｌ、〜Ｌ、に’１″をセットし、合致しない場
合には“Ｏ１′をセットする。そして、あらかじめ設定
された論理演算ラッチ１７，１９゜２１の値とともに論
理演算回路３３〜３６で演算を行うことにより、レコー
ドを検索する。

以上の機能は、従来の検索の方法と同一である。

第３図において、記憶装置ｆ１からフィールド・データ
Ｆ、〜Ｆ３をレジスタ４６．４７にセットし、フィール
ド相互を演算回路４４．４５で条件４２゜４３に合致す
るかどうか比較し、合致したときには比較結果ラッチ２
６の１ｆ１〜Ｌ′４に１″をセットし、合致しないとき
には０”をセットする。そして、あらかじめ設定された
論理演算ラッチ２７゜２９．３１の値とともに論理演算
回路３３〜３６で演算を行うことにより、レコードを検
索する。

以上の機能は、本発明により新たに設けられた部分であ
る。

第３図においては、一般罠、ラッチをＬｊ　”１ｊＩ４
．　ｕ、でそれぞれ表わすと、次の演算を行う回路から
構成される。

Ｘ１ｊ−ＬｊＶ　Ｍｇ　’　”　山（１）ｘ／ｊ−鳥Ｍ
Ｋｊ　・・・・・ヴＸ１−ｘｉｔ△−２△・・・△ｘ１△７□１上記■式は
、比較結果Ｌ□＋　’Ｌ２　＋　Ｌｓ・・・ＬｎＩＬ’
、ｌＬ’２・・・Ｌ′ｍの間で任意の複数のＬ□＋　Ｌ
’３−を選択し、論理積をとるものである。これは、比
較結果ラッチ１６．２６から任意の数を選択することを
表わしている。すなわち、上記［Ｆ］式に（１）、（１
ｊ式を代入すると、次のようＫなる。

Ｘｌ−（Ｌ□Ｍ１．）△（Ｌ２ＶＭ□２）△・・・・・
・・△（ＬｎＶＭｌ）△（Ｌ’Ｉ　ＶＭ’ｌ　１　）△
（Ｌ／２Ｍ７□）△・・・・・△（脇Ｖ階。）・・・・
（３）Ｘｌ　が論理積回路３３の出力を表わすものとす
ると、任意の数Ｌ１　＋　Ｌ２　＋　Ｔ−ｒ’１　が選
択された場合、Ｘｌ　は次式で示される。

Ｘｌ−（Ｉ、、△Ｌ２△Ｌ１１）　・・・・・（４）Ｘ
ｌ　をめるには、論理演算ラッチ１７．２７のＭｌｌ、
　Ｍ１□９Ｍ′１□を“１゛にセットし、Ｍ１３．　Ｍ
；２．　Ｍ′１３゜Ｍｔ４を“Ｏ″にセットして、比較
結果ラッチ１６゜２６の各値と各々に対応する論理演算
ランチ１７゜２７０インバート出力とをオア回路１８．
２８により論理和をとる。

＋躬９＋＋ｌ臣プ；ナレ　玲のヒヘＷかス−Ｘｌ−（Ｌ
、７丁）△（Ｌ２丁）△（Ｌ、７間）△（Ｌ’Ｖ丁）△
（Ｌ′２７５）へ（Ｌ’、ＶＯ）△（Ｌ’Ｏ）　−（Ｌ
、ＶＯ）△（Ｌ２Ｖの△（ＬＶＩ）△（Ｌ１１０）△（
Ｌ′２１）△（Ｌ’１）△（Ｌ′４１）−Ｌ１△Ｌ２△
Ｌ′１・・・・・・・（６）また、次式により論理積の各項Ｘ□　を用いて論理和の
演算を行うことＫより、任意の論理演算式を作成するこ
とができる。

Ｘ　−Ｘ１Ｘ２■・・・・ＸＮ　・・・・・（７）さら
に、論理演算式の中に不要の論理積の項がある場合には
、これを次のようＫして削除することができる。例えば
、論理積の項Ｘ３（論理積回路３５の出力を表わす）を
削除して、次の演算を行う場合を考える。

ｘ　−ｘ、Ｘ２　・・・・・■！この場合には、論理演算ラッチ２１，３１の各項Ｍ３□
、　ＭＢ□、　Ｘ３．　、　Ｍ’３□２Ｍ′３□＋　Ｍ
′３３．　Ｍ−のすべてを“１”にセットすればよい。

すなわち、Ｘ３−Ｌ、△Ｌ２△Ｌ３△Ｌ１１△ＬＩ２△
Ｌ／、△Ｌ′４・・・・・（８）となり、これはＸ、、
Ｘ２　が成立するための十分な条件であり、Ｘ□および
Ｘ２にどのような条件を選んでも、Ｘｌ　＊　Ｘ２が成
立せずに、Ｘ３　が成立することはない。また、Ｘ３　
が成立するときｋは、必ずＸｌ、　Ｘ２は成立する。

このようにして、任意の論理和の項Ｘエ　を削除するこ
とができる。

次に、下の式を実行する場合を考える。

Ｘ−（Ｌ１△Ｌ３）■（Ｌ１△Ｌ２△Ｌ−△Ｌｔ）・・
・・・（９）この場合には、論理演算ラッチ１７．２７
の各位Ｍ、１＋　Ｍ、２＊　Ｍ、、　１Ｍ’１１＋　Ｍ
′、２＋　Ｍ′１３＋　Ｍ′１４を“１”、“０″。

“ｌ１１．ｌ″ｏ”、　”ｏ″、“Ｑｌｌ、ＩＩＱ”に
すれば、論理積回路３３のＸｌ　はＬ１△Ｌ３を示し、
論理演算ラッチ１９゜２０の各位Ｍ２１　ｒ　Ｘ２２　
＋　Ｘ２３　＋　Ｍ’２Ｉ＋　Ｍ′２２１Ｍ’２３　ｒ
　Ｍ’２４を“ｌ”、“１″Ｕ　Ｑｌｌ、　１″１”、
”Ｏｏ”、“１”、”ＯＮにすれば、論理積回路３４の
Ｘ２　はＬ１△Ｌ２△Ｌ１１△Ｌ／３　を示し、さらに
論理演算ラッチ２１．３１の各位Ｍ３□２Ｍ、。

Ｘ３３ｒ　Ｍ′３．　ｔ　Ｍ′３□、　Ｍ′１３．　Ｍ
′ｕ　を１”、“１″、“１“、“１”。

“１″、“１″、“１″にすれば、論理積回路３５のＸ
３は、論理和回路２２．３２の論理演算ラッチ２１゜３
１からの入力はすべて“０”となり、比較結果ラッチ１
６．２６のすべての値が“１”でなけれＧ；ｌｒ“１″
にならない。これにより、論理和回路３６の出力をラッ
チした演算結果ラッチ３７＆ま、論理積回路３３，３４
．３５の論理和である力）ら、結局上記（９）式に等し
いことがわかる。

ここで、句　はフィールド対応に１つの比較条件のラッ
チ値を示しているが、同一のフィールドに対して第２の
比較条件を設定する回路を付加し、このラッチ値をＬｍ
＋１１　Ｌｍ＋２・・・・、Ｌ２！Ｉｌとし、論理演算
ラッチＭｉｊを１””Ｌ　２＋　”・−２１１ｔ、　ｊ
　＝　１．２゜・・・Ｕとし、ＬＳ　と組合わせること
により、さらに複雑な検索条件を設定することができる
。

次に、レコードからの不要フィールドの削除、すなわち
、必要フィールドのみをバッファ・メモリに格納する方
法、およびフィールド相互間の比較を行うために、レコ
ードのフィールド・データ馨レジスタ４６．４−７にセ
ットする方法につし１て説明する。

理装置のブロック図であり、第６図は第４図の要部ブロ
ック図である。

制御装置２には、第缶図に示すように、比較データ・ユ
ニット８５、論理演算回路８３、比較演算回路４Ｑ、４
４，４５、フィールド相互間比較レジスタ・ユニット８
０、ラッチ回路８２、（以上のブロックはＸ３１１に示
されてｌ、Ｎる）コントロール・ユニット８４、バッフ
ァ・メモリ８８、ノ（ツファ・ユニット７２等が内蔵さ
れてし）る。第５図には、＠４図におけるバッファ・ユ
ニット７２内のフィールド情報保持レジスタ８７と、コ
ントａ　−／ｌ／・ユニット８４の一部と、フィールド
相互間比較レジスタ・ユニット８０とが示されてし八る
。

先ス、必要フィールドをバッファ・メモリ８８に格納す
る方法について説明する。

レコードのフィールドに関する情報を保持しているバッ
ファ・ユニット７２から、１つのフィールドに関する情
報がこのフィールドの直前のフィールドの処理が終了し
たことを示すＦｌ、Ｃ−０なる信号なトリガとして、第
５図に示すフイールド情報保持レジスタ８７にセットさ
れる。

フィールド情報保持レジスタ８７は、フィールド長カウ
ンタとしての機能を具備し、このフィールドが必要フィ
ールドであることを示す情報ＳＬＦの存在処したがって
、記憶装置ｌから転送されてくるフィールド・データＦ
Ｄを、このフィールドの長さを示すカウンタ値ＦＬにも
とづき、バッファ・メモリ８８のアドレスをカウント・
アップしてデータの格納を行う。実ＫＫは、り四ツクに
同期してフィールドカウント値ＦＬＣをカウント・ダウ
ンし、この値ＦＬＣが“０１１になるまで、バッファ・
メモリ８８へのフィールド・データの格納を行う。

このように１各必要フイールドがバッファ・メモリ８８
に格納され、１つのレコードに関する検索条件が終了し
、その結果にもとづいて、バッファ・メモリ・アドレス
の変更等を行う。すなわち、ｋ：’−）’が検索条件を
満たした場合、レコード一致信号なトリガとして、現バ
ッファ・メモリのアドレスを他のレジスタ（図示省略）
Ｋバックアップしておき、レコード不一致信号の場合に
は、それまでバッファ・メモリ８８に格納したデータを
キャンセルするために、アドレス・バック・アップ・レ
ジスタの値をバッファ・メモリ・アドレス・レジスタ（
図示せず）にバッファ・メモリ・アドレスとしてセット
する。

このよう処して、レコードの必要フィールドをバッファ
・メモリ８８に格納した後、一致し】−ドのフィールド
のみを保持する。

次に、フィールド相互間の比較に伴う動作を説明する。

フィールド情報保持レジスタ（フィールド長カウンタ）
８７からのレストリフト・フィールド９８にもとづき、
コントロール・ユニット８４では、フィールド・デコー
ダ１１０５Ｋよりフィールド相互間の比較に用いられる
フィールドの識別を行い、第１フイールド１０８と第２
フイールド１１８をめる。第１フイールド信号１０８の
存在にもとづき、現フィールドを格納するレジスタ（レ
ストリフト・レジスタ）４６〜４６’、４−７〜４７７
ヲ決定し、腺１０９、アンド・ゲート１１２を介してフ
ィールド・データを格納する。さらに、第２フイールド
信号１１８にもとづき、第１フイールドと比較されるべ
き第２フィールド番号の選択をフィールド・セレクタ１
０６で行う。そして、フィールド・セレクタ１０６は、
対応する第２フイールドが記愉装ｆｉ２１から転送され
てくると、各レジスタ４６’、４７から各々の対応する
比較器４４゜４５へデータを入力するためのトリガ信号
Ｔを与える。これにより、レジスタ４６．４６’、　４
７．４７’内のデータと転送データの比較が行われる。

以下、具体的な実ＩＩ市例について説明する。

いま、各レコードがＦｌ（ユニット番号）、Ｆ２（研究
番号）、Ｆ３（今期子３Ｊ）、Ｆ４（今期旅費）、Ｆ、
（今期外注費）、Ｆ、（前期予算）、Ｆ７（前期旅費）
、Ｆ、（前期外注費）の８つのフィールドＦ□〜Ｆ８か
らなる場合に、次の問合わせを実行する。

「ユニットｊａが３０５で、研究番号５７０以上で、今
期予算が前期予算より多く、かつ今期外注費が５０）ｊ
円より少ないか、あるいは今期旅費が前期旅費以上であ
る研究番号と今期予算を示せ」。

この間合わせは、次の論理式で表わすことができる。

（Ｆ、−３０５）△（Ｆ２〉５７０）△（Ｆ、＞Ｆ６）
△（Ｆ、＜５００に丁）■（Ｆ□−３０５）△（Ｆ２≧
５７０）△（Ｆ４≧Ｆ７）　・・・・・・・００）検索
を開始する前に１次の初期設定がマイクロ・プログラム
あるいは他の手段により行われる。

すなわち、制御装置２内の比較条件レジスタ３９に比較
条件を、比較データ・バッファ４１にＪｔＭデータを、
フィールド相互間の比較演算を行うレストリクジョン用
比較条件レジスタ４２．４３に比較条件を、フィールド
長バッフ７８６にはフィールド長、比ｖｉミツイールド
フラグ、選択フィールド・フラグ、Ｊａ終フィールド・
フラグ、レストリクジョン・レジスタ指定、等のフィー
ルド属性を、さらに論理演算回路８３には、上記論理式
ＧＯ）に対応して論理演算ラッチ等を、それぞれセット
しておく。フィールド長バッファ８６には、第４図に示
すように１各７ラグ９１〜９５が七ツトされる。なお、
′Ａルストリクション・レジスタ指定タグ９４および第
２レストリクジヨン・レジスタ指定タグ９５における７
ラグｌ”はレストリクジョンにおけるファースト・パー
トを示し、７ラグ“１／　ｎは七カント・パートを示す
。一般には、このタグ・フィールドには、フラグ″ｌ″
は１つであり、フラグ″１″′は複数個存在できる。ま
た、論理演算回路８３には、第３図に示す論理演算ラッ
チが次のようにセットされている。

以上の初期設定の後に、記憶装置ｌからのデータ転送を
起動する。このとき、フィールド長バッフ７・ユニット
７２１Ｃおいて、フィールドＦ１　に関する情報をフィ
ールド長バッファ８６からフィールド長カウンタ８７に
セットする。

フィールドＦ１　に関する情報、フィールド長９６、比
較フィールド・７ラグ９１、選択フィールド・フラグ９
２、最終フィールド・フラグ９３、第２レストリクシミ
ン指定タグ・７ラグ９４、第２レストリクシミン指定タ
グ・フラグ９５が、それぞれ線９６．１０１，１００．
ｌ、１．９７を介してフントロール・ユニット８％に送
られる。フィールド長カウンタ８７は、記憶装置１から
データの転送が開始されると、ぞの転送のクロックＣＬ
ＫＫ同期してカウント・ダウンされる。

一方、記憶装置ｌから読み出されたデータは、線７１を
介して比較回路４０．４４．４５、レストリクジョン用
レジスタ４６．４７に転送されるとともに、バッファ・
メモリ８８にも線７０を介して送られる。

〔フィールド）１　の処理〕問合わせの内容から、選択フィールドはＦ２（研究番号
）とＦ、　（今期予算）であり、フィールドＦ□は比較
フィールドである。したがって、コントリール・ユニッ
ト８４は、ｔａｌｏｌ上の比較フィールド・フラグ９１
が“１″であることに応答して、比社データ・バッファ
・ユニット８δをｆ１７７を介して起動する。バッファ
・ユニット８５は、最初の比較データｖ１　と比較条件
Ｃ□　を比較回路４０に入力する。

また、このフィールドＦ□　に関する他の情報は、バッ
ファ・ユニット６５のフィールド長ノ□　の欄を参照す
れば明らかなように１すべで“０″であるため、これら
の情報に関するユニットを起動しないＯ〔フィールドＦ２　の処理〕フィールドＦ□　の処理の終了後、フィールドＦ２に関
するフィールド長情報がレジスタ８７にセットされる。

７４−ルドＦ２　は、比較フィールドおよび選択フィー
ルドであるため、比較フィールド・フラグ９１、および
選択フィールド・フラグ９２がともに“１′である。°
この後の処理動作は、従来の方式と同じであるため省略
する。

〔フィールドＦ３　の処理〕フィールドＦ２　の処理終了後、フィールドＦ３のフィ
ールド長情報がレジスタ６７にセットされる。このフィ
ールドＦ、は、選択フィールドであるとともにルストリ
クション・レジスタ指定フィールドであるため、選択フ
ィールド・フラグ９２および第２レストリクジヨン・レ
ジスタ・タグ７ラグ９４が１”である０選択フィールド
としての処理は、従来の方式と同じであるため、説明を
省略する。ここでは、レストリクジョン指定についての
処理を説明する。

フィールド長カウンタ８７にセットされたデータの一部
（レストリクジョンに関する部分）は、第５図に示す線
９８を介してコン）Ｅｌｆ−ル・ユニット８４内のレス
トリクジョン・フィールド・デコーダ１０５に送られる
。フィールドＦ、は、レストリクジョンに関与し、その
ファースト・パートであるため、Ｍ２Ｏ３を介してアン
ド・ゲート１０３に入力され、その出力１０９がカウン
タ１０４およびアンド・ゲート１１２に入力される。

カウンタ１０４は、初期状態では０であり、アンド・ゲ
ート１０３からの入力によりカウント、アツブされる。

このカウンタ１０４からの出力が線１１０を介してし・
ジスタ香号デコーダ２３に入力され、このフィールドＦ
３　がストアされるべきレストリクジョン・ファースト
・フィールド・レジスタ４６　ｒ　４６’、４７　＋　
４τが決定される。いま、デコーダ２３のデコード結果
として、レジスタ番号１であるとすれば、デコーダ２３
の出力１１１はレストリクジョン・ファースト・フィー
ルド・レジスタ群４６にトリガとして入力される。した
がって、このフィールドＦ、のフィールド（ａＦＤが、
線７１を介してレストリクジョン・ファースト・フィー
ルド・レジスタ４６にストアされる。

このレジスタ４６へのストアは、このフィールドＦ、の
フィールド長データをクロックＣＬＫに同期してカウン
ト・ダウンして行われる。

以上の設定の後に、このフィールドＦ、とレストリクジ
ョンを行うセカンド・パートのフィールドが現われると
、このレジスタ４６からのデータと、レストリクジョン
用比較条件レジスタ４２のデータが比較回路４４に入力
される。その比較結果が比較結果ランチ２６の：Ｌ’Ｉ
　Ｋセットされる。

〔フィールドＦ４　の処理〕フィールドＦ３　の処理終了後、フィールドＦ４に閃す
るフィールド長情報がレジスタ８７にセットされる。こ
のフィールドＦ４ｉ；ｌ：、レストリクジョン・レジス
タ指定フィールドであるため、第２レストリクジヨン・
レジスタ・タグ７ラグ９５が“１″である。この後の処
理は、フィールドＦ３　の処理と同じであるため、説明
を省略する。ただし、フィールドＦ４　のフィールド・
データはレストリクジョン・レジスタ４７にストアされ
、このフィールドのセカンド・パート・フィールドが現
われると、レストリクジョン比較条件レジスタ４３のデ
ータが比較回路４５に入力される。その比較結果は、比
較結果ラッチ２６のＬ’、Ｋセットされる。

〔フィールドＦ６　の処理〕フィールドＦ４　の処理終了後、フィールドＦｓに関す
るフィールド長情報がレジスタ８７にセットされる。こ
のフィールドＦ、は、比較フィールドのため、比較フィ
ールド・フラグ９１が“１”である。この処理は、フィ
ールドＦ８　と同じであるため、説明を省略する。

〔フィールドＦ６　の処理〕フィールドＦ５　の処理終了後、フィールドＦ６に閃す
るフィールド長情報がレジスタ８７にセットされる。

このフィールドＦ６４；ｔ、　、レストリクジョン・レ
ジスタ・タグ７ラグ９４が“１．／ｎであるため、レス
トリクジョン・レジスタ番号１のデータに対するセカン
ド・パートである。フィールドＦ３．　Ｆ４と同じよう
に、フィールド長カウンタ８７の一部のデータは、第５
１ｍＫ示す線９８を介してコントロール・ユニット８４
内のレストリクジョン・フィールド・デコーダ１０５に
送られる。フィールドＦ６　は、レストリクジョンに関
与しくＦ３＞Ｆ６）、そのセカンド・パートであるため
、線１０７を介してこのフィールドのファースト・パー
トを決定するために、フィールド・セレクタ１０６に、
フィールド・デコーダ１０５の出方を与える。このセレ
クタ１０６の出力により、レストリクジョン・レジスタ
群４６′の一部が指定され、このセレクタ１０６の出力
でトリガとして、レジスタ４６内のデータとレストリク
ジョン比較条件レジスタ４２の比較条件を、線７１を介
して送られてくるフィールド・データＦＤとともに比較
回路４４に入力する。この場合、レストリクジョン・レ
ジスタ４６とレストリクジョン比較条件レジスタ４２の
データが、フィールドＦ６　の転送に同期して、比較回
路４４に入力される。そして、この比較結果が比較結果
ラッチ２６のＬ／にセットされる。

〔フィールドＦ７　の処理〕フィールドＦ６　の処理終了後、フィールドＦ７に関す
るフィールド長情報がレジスタ８７にセットされる。こ
のフィールドＦ７　は、レストリクジョン・レジスタ・
タグフラグ９５がＩＩ”であるため、レストリクジョン
・レジスタ番号２のデータに対するセカンド・パートで
ある。この後の処理は、フィールドＦ６　と同じである
ため、説明を省略する。

〔フィールドＦ８　の処理〕フィールドＦ７　の処理終了後、フィールドＦ。

に関するフィールド艮情報がレジスタ８７にセットさ°
れる。このフィールドＦ８　は、ｊｌｋフィー＃ド・フ
ラグ９３が“１″であるため、この後の処理は従来の方
式と同じである。コントロール・ユニット８４内のバッ
ファ・メモリ・アドレス・カウンタの値は変化しないの
で、次のレコード内のデータのストアは、アドレス・カ
ウンタの値の次の値のアドレスについて行われる。

〔発明の効果〕

以上説明したように、本発明によれば、記憶装置から読
み出したレコードについて、各フィールド対応の比較デ
ータとの比較結果は勿論のこと、フィールド相互間の比
較結果に対しても、ハードウェアにより比較結果相互の
任意の論理演算を実行するので、レコードとレコードの
間が狭くブロッキングされている場合でも、時間的遅延
を伴うことなく、従来より複雑な検索条件の論理演算に
対するレコード検索ができる。さらに、レコード内の必
要フィールドのみをバッファ・メモリに格納するので、
バッファ・メモリの有効利用が可能であり、かつデータ
処理装置への転送凰も軽減でき、処理時間の低減が可能
となる。

【図面の簡単な説明】

￥Ａ！Ｉ１図；５よび第２図はそれぞれ従来のデータ検
索処理装置のブロック図、第３図は本発明の実施例を示
すデータ検索処理装置の検索条件−数回路の論理シーケ
ンス図、第４図は本発明の実施例を示すデータ検索処理
装置のへブロック図、第５図は第４図の要部ブロック図
である。１：記１意装置１２：記憶制御装置、３：チャネル装置
、４：データ処理装置ｆｔ　％　７１４０　＋　４４　
＋　４５：比較演算回路、８，４１：比較データ、９，
３９゜４２．４３：比較条件、１０．１６．２６　：比
較結果ランチ、１７．１９．２１．２７．２９．３１　
：論理演算ランチ、１８．２０．２２．２８．３０．３
２．３６　：論理和回路、３３．３４．３５　：論理積
回路、３７＝演算結果ラツチ、４０．４７：レストリク
シヨン用レジスタ、７２：バッファ・ユニット、８０：
フィールド相互間比較レジスタ・ユニット、８２：ラッ
チ回路、８３二輪理演算回路、８４：フントロール・ユ
ニット、８６　”イールド長バッファ、８７：フィール
ド長カウンタ、８８：ノ号ツ７ア・メモリ、１０４：カ
ウンタ、１０５＝デコーダ、１０６：セレクタ。

Claims

【特許請求の範囲】

記憶装置から順次転送されてくるレコード・データの複
数フィールドに対して、フィールド対応に任意の比較条
件と比較データを設定し、該比較条件を満足した一致出
力をフィールド対応にラッチする回路り、と、該ラッチ
回路に対応して任意にセット・リセットされるラッチ回
路Ｍｉｊと、両ラッチ回路間で論理演算を行う回路と、
各フィールドに関する属性等の情報を設定し、各フィー
ルドのバイト比較に同期したカウンタとを有するデータ
検索処理装置において、任意のフィールド相互間で比較
条件を設定し、該比較条件を満足した一致出力をランチ
する回路的　と、該ラッチ回路に対応して任意にセット
、リセットされるランチ回路Ｍ？１と、該ラッチ回路Ｍ
１．および前記ラッチ回路Ｍ、を任意にセットすること
Ｋより、フィールド対応の比較条件結果Ｌ４　およびフ
ィールド相互間の比較条件結果馬　の下記論理演算を行
い、上記演算結果Ｘによりレコードの検索処理を行い、
検索一致レコードの必要フィールドのミヲパツファ・メ
モリ釦格納する制御手段を有することを特徴とするデー
タ検索処理装置。