JPS6064271A - カ−ドテスタ - Google Patents
カ−ドテスタInfo
- Publication number
- JPS6064271A JPS6064271A JP58172648A JP17264883A JPS6064271A JP S6064271 A JPS6064271 A JP S6064271A JP 58172648 A JP58172648 A JP 58172648A JP 17264883 A JP17264883 A JP 17264883A JP S6064271 A JPS6064271 A JP S6064271A
- Authority
- JP
- Japan
- Prior art keywords
- board
- grid
- lifter
- pin
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000523 sample Substances 0.000 claims description 19
- 239000011159 matrix material Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 6
- 239000003822 epoxy resin Substances 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 229920000647 polyepoxide Polymers 0.000 abstract description 2
- 230000004075 alteration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 210000004556 brain Anatomy 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000005553 drilling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、各種ディジタル機器のICボードあるいはカ
ードのテスタに関し、特にカード内の任意のIC回路を
実装されたままの状態で試験するインサーキットテスタ
において、カードとテスタとの間の電気的結合を行うペ
ソドオブネイルと呼ばれるプローブ部の新規な構造に関
する。
ードのテスタに関し、特にカード内の任意のIC回路を
実装されたままの状態で試験するインサーキットテスタ
において、カードとテスタとの間の電気的結合を行うペ
ソドオブネイルと呼ばれるプローブ部の新規な構造に関
する。
従来、任意のICカードに適合できるユニバーサル型イ
ンサーキットテスタのベッドオブネイルの一種に、マト
リックス状に配置した多数のスプリングプローブビンを
設けたボードと、必要なスプリングプローブビンのみを
突出させてICカードの導電部に接触させるためのりフ
タ−ビンを植えつけたボードとを組み合わせた結合用ビ
ンボード構造をもつものがある。A11図にその1例を
示す。
ンサーキットテスタのベッドオブネイルの一種に、マト
リックス状に配置した多数のスプリングプローブビンを
設けたボードと、必要なスプリングプローブビンのみを
突出させてICカードの導電部に接触させるためのりフ
タ−ビンを植えつけたボードとを組み合わせた結合用ビ
ンボード構造をもつものがある。A11図にその1例を
示す。
第1図1よインサーキットテスタのベッドオブネイルの
断面図であり、1はICカード、2はダイヤフラムラバ
ー、3はダイヤフラムボード、4/よマトリックスポー
ド、5?よプローブピンホール、。
断面図であり、1はICカード、2はダイヤフラムラバ
ー、3はダイヤフラムボード、4/よマトリックスポー
ド、5?よプローブピンホール、。
6はスプリングプローブビン、7はエアシールラバー、
8はリフタボード、9はGND(接地)ブレーン、10
はリフタピン、11はピン隔離孔。
8はリフタボード、9はGND(接地)ブレーン、10
はリフタピン、11はピン隔離孔。
12は接地線、13はリンク線、14はピン接点。
15はインタフェースボード、16はプローブピン、1
7はリング線、18はテスタ本体を示している。
7はリング線、18はテスタ本体を示している。
マトリックスボード4およびリフタボード8は絶縁材料
でつくられ1またGNL)プレーン9は金属板であり、
リフタピンと接触しないように、リフタピンに対応させ
てピン隔離孔11が設けられている。マトリックスポー
ド4のポール5には。
でつくられ1またGNL)プレーン9は金属板であり、
リフタピンと接触しないように、リフタピンに対応させ
てピン隔離孔11が設けられている。マトリックスポー
ド4のポール5には。
スプリングプローブピン6が滑動可能に挿入され。
リフタボード8には、リフタピン10が固着されている
。
。
リフタピン10は、ICカード1におけるテスタとの電
気的結合を必要とする各導電部分の直下に配置される。
気的結合を必要とする各導電部分の直下に配置される。
第2図にリフタボードのりフタピン配置例を示す。
リフタボード8をマトリックスポード4の下面に装着す
ることにより、各リフタピン10が対応するスプリング
プローブピン6を押し上げる。そのため、スプリングプ
ローブビン6は、ダイヤフラムボード3およびダイヤフ
ラムラバー2を通って上方へ突出し、ピン先端はICカ
ード1の裏側の導電面に接触し、かつスプリングの力に
よりしっかりと圧着される。第3図に、スプリングプロ
ーブビン6が押し上げられた状態を示す。なお。
ることにより、各リフタピン10が対応するスプリング
プローブピン6を押し上げる。そのため、スプリングプ
ローブビン6は、ダイヤフラムボード3およびダイヤフ
ラムラバー2を通って上方へ突出し、ピン先端はICカ
ード1の裏側の導電面に接触し、かつスプリングの力に
よりしっかりと圧着される。第3図に、スプリングプロ
ーブビン6が押し上げられた状態を示す。なお。
ベッドオブネイル内、すなわちICカードl、マトリッ
クスポード4.リフタボード8間は真空吸引され、各ボ
ードの全面が互いに均等に圧着されるようになっている
。
クスポード4.リフタボード8間は真空吸引され、各ボ
ードの全面が互いに均等に圧着されるようになっている
。
これにより、ICカード1の任意の導電面、すなわちI
C回路のテストポイント等は、スプリングプローブピン
6を介して、リフタピン10に電気的に接続される。
C回路のテストポイント等は、スプリングプローブピン
6を介して、リフタピン10に電気的に接続される。
各リフタピン10のうち、接地対象のピンは接地線12
によりGNDプレーン9に接続され、また信号伝送用の
ピンはリンク線13.ビン接点14゜プローブピン16
.リンク線17を介しで、テスタ本体18に接続される
。
によりGNDプレーン9に接続され、また信号伝送用の
ピンはリンク線13.ビン接点14゜プローブピン16
.リンク線17を介しで、テスタ本体18に接続される
。
マトリックスポード4は汎用的に使用され、そのプロー
ブピンホール5は、任意のテスト対象ICカードについ
て任意の部分のテストが可能なように数十個乃至数万個
設けられでいる。しかし。
ブピンホール5は、任意のテスト対象ICカードについ
て任意の部分のテストが可能なように数十個乃至数万個
設けられでいる。しかし。
リフタボード8およびGNDブレーン9は、テスト対象
のICカードごとに作成されることがらパーソナルボー
ドと呼ばれるが、従来は、その設計。
のICカードごとに作成されることがらパーソナルボー
ドと呼ばれるが、従来は、その設計。
孔あけ、リフタピン固着、接地線接続などのために多く
の工数を必要とし、コストも高いものとなっていた。
の工数を必要とし、コストも高いものとなっていた。
本発明の目的は、カードテスタのベッドオブネイルに使
用されるパーソナルボードの作成を容易ニジ、ソのコス
トの低減を図ることにある。
用されるパーソナルボードの作成を容易ニジ、ソのコス
トの低減を図ることにある。
そのため本発明は、リフタボードとGNDプレーンとを
一体化したパーソナルボードを作成し。
一体化したパーソナルボードを作成し。
かつマトリックスポードと同様に予め全面に挿入する孔
を開けておき、リフタピンを任意の位置に容易に装着で
きるようにするものである。
を開けておき、リフタピンを任意の位置に容易に装着で
きるようにするものである。
それにより本発明の構成は、スプリングプローブピンを
内蔵するマトリックスポードと、このマトリックスボー
ド内の所定の位置のスプリングプローブビンを押上げる
リフタピンを装着したパーソナルボードとを有し、上記
パーソナルボードは絶縁基板上に格子状に形成された接
地用導電パターンと、この接地用導電パターンの各格子
内に設けられたスルーホールと、接地用導電パターンの
格子点を除く部分を被覆するレジスト層と、所定の位置
のスルーホールに固着されたりフタピンとにより構成さ
れでいることを特徴としでいる。
内蔵するマトリックスポードと、このマトリックスボー
ド内の所定の位置のスプリングプローブビンを押上げる
リフタピンを装着したパーソナルボードとを有し、上記
パーソナルボードは絶縁基板上に格子状に形成された接
地用導電パターンと、この接地用導電パターンの各格子
内に設けられたスルーホールと、接地用導電パターンの
格子点を除く部分を被覆するレジスト層と、所定の位置
のスルーホールに固着されたりフタピンとにより構成さ
れでいることを特徴としでいる。
以下に1本発明の詳細を実施例にしたがって説明する。
第4図(cLl + (6) + (clは1本発明に
よるパーソナルボードの1実施例を示し1図(α)は上
面図2図(b)。
よるパーソナルボードの1実施例を示し1図(α)は上
面図2図(b)。
(、Jはそれぞれ図(α〕のX−X、Y−Yに沿った断
面図である。図中、19はパーソナルボード、20は絶
縁基板、21はスルーホール、22はGND用導電パタ
ーン、23はレジスト層を表わしている。
面図である。図中、19はパーソナルボード、20は絶
縁基板、21はスルーホール、22はGND用導電パタ
ーン、23はレジスト層を表わしている。
絶縁基板20はガラス・エポキシ樹脂等でつくられてお
り、GND用導主導電パターン22絶縁基板20の両面
あるいは片面に格子状に既知のエツチング技術を用いて
形成される。スルーホール21は、リフタピンを装着す
るための孔であり。
り、GND用導主導電パターン22絶縁基板20の両面
あるいは片面に格子状に既知のエツチング技術を用いて
形成される。スルーホール21は、リフタピンを装着す
るための孔であり。
各格子ごとにその中央部に形成される。レジスト層23
は、GND用導主導電パターン22子点にリフタピンか
らの接地線が半田付けされたとき。
は、GND用導主導電パターン22子点にリフタピンか
らの接地線が半田付けされたとき。
半田が格子点から流れないようにする働きをもつ。
N−5図(αl 、 (b)は、第4図に示したパーソ
ナルボード19の一部に、リフタピンを装着した状態を
示している。図(α)はパーソナルボード19の上面を
示し9図(blは同じパーソナルボードの下面を示して
いる。図中、10.10’はりフタビン、21はスルー
ホール、22はGND用導電パターン。
ナルボード19の一部に、リフタピンを装着した状態を
示している。図(α)はパーソナルボード19の上面を
示し9図(blは同じパーソナルボードの下面を示して
いる。図中、10.10’はりフタビン、21はスルー
ホール、22はGND用導電パターン。
24は接地線、25α、25bは半田付は部、26はリ
ンク線を表わしている。
ンク線を表わしている。
リフタピン10′からの接地線24は、2つのスルーホ
ールをくぐらせてから、GND用導電パターンの1つの
格子点に25a、256に示すように半田付けされてい
る。このようにして任意のりフタビン10をしっかりと
接地へ接続することができる。
ールをくぐらせてから、GND用導電パターンの1つの
格子点に25a、256に示すように半田付けされてい
る。このようにして任意のりフタビン10をしっかりと
接地へ接続することができる。
リフタピンが装着されない空きのスルーホールは、Af
1図で説明したベッドオブネイル内の真空吸引の際に、
空気洩れの原因となるため、適当な絶縁塗料などを用い
で充填されるか又はリフタービンを装着後リフタービン
の固定及び空きのスルーホールをハンダディプで一括固
定、充填される。
1図で説明したベッドオブネイル内の真空吸引の際に、
空気洩れの原因となるため、適当な絶縁塗料などを用い
で充填されるか又はリフタービンを装着後リフタービン
の固定及び空きのスルーホールをハンダディプで一括固
定、充填される。
以上のように1本発明によれば、ベッドオブネイル内の
パーソナルボードは、汎用化された部品を用いて容易に
組み立てることができ、また変更。
パーソナルボードは、汎用化された部品を用いて容易に
組み立てることができ、また変更。
再利用等も容易であるため、テスト作業の能率を向上さ
せコストの低減を図ることができる。
せコストの低減を図ることができる。
第1図は従来のカードテスタにおけるベッドオブネイル
の断面図、第2図はりフタボードの構成例を示す図、′
:A13図はスプリングプローブピンがリフタピンによ
り作動された状態を示す図、第4図(LL) 、 (b
) 、 (a)は本発明によるパーソナルボードの1実
施例の構造図で1図(a)は上面図1図(6)、 (c
)はそれぞれ図(arのX−X、Y−Yの位置における
断面図、第5図(d) 、 (blはパーソナルボード
にリフタピンを装着した状態を示す図である。 図中、lはICカード、4はマトリックスボード、6は
スプリングプローブピン、10.10’はりフタビン、
19はパーソナルボード、20は絶縁基板、21はスル
ーホール、22はGND用導電パターン、23はレジス
ト層を表わす。 特許出願人 ユーザツク電子工業株式会社代理人弁理士
長谷用 文 廣(外2名)Y−1冒〒◎;×=シー−
Y
の断面図、第2図はりフタボードの構成例を示す図、′
:A13図はスプリングプローブピンがリフタピンによ
り作動された状態を示す図、第4図(LL) 、 (b
) 、 (a)は本発明によるパーソナルボードの1実
施例の構造図で1図(a)は上面図1図(6)、 (c
)はそれぞれ図(arのX−X、Y−Yの位置における
断面図、第5図(d) 、 (blはパーソナルボード
にリフタピンを装着した状態を示す図である。 図中、lはICカード、4はマトリックスボード、6は
スプリングプローブピン、10.10’はりフタビン、
19はパーソナルボード、20は絶縁基板、21はスル
ーホール、22はGND用導電パターン、23はレジス
ト層を表わす。 特許出願人 ユーザツク電子工業株式会社代理人弁理士
長谷用 文 廣(外2名)Y−1冒〒◎;×=シー−
Y
Claims (1)
- スプリングプローブビンを内蔵するマトリックスボード
と、このマトリックスポード内の所定の位置のスプリン
グプローブビンを押上げるリフタビンを装着したパーソ
ナルボードとを有し、上記パーソナルボードは絶縁基板
上に格子状に形成された接地用導電パターンと、この接
地用導電パターンの各格子内に設けられたスルーホール
と、接地用導電パターンの格子点を除く部分を被覆する
レジスト層と、所定の位置のスルーホールに固着された
りフタビンとにより構成されていることを特徴とするカ
ードテスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58172648A JPS6064271A (ja) | 1983-09-19 | 1983-09-19 | カ−ドテスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58172648A JPS6064271A (ja) | 1983-09-19 | 1983-09-19 | カ−ドテスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6064271A true JPS6064271A (ja) | 1985-04-12 |
Family
ID=15945779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58172648A Pending JPS6064271A (ja) | 1983-09-19 | 1983-09-19 | カ−ドテスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6064271A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61178482U (ja) * | 1985-04-25 | 1986-11-07 |
-
1983
- 1983-09-19 JP JP58172648A patent/JPS6064271A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61178482U (ja) * | 1985-04-25 | 1986-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6407566B1 (en) | Test module for multi-chip module simulation testing of integrated circuit packages | |
| KR100843202B1 (ko) | 기판 양면에 검사용 패드를 갖는 반도체 패키지 및검사방법 | |
| US6091251A (en) | Discrete die burn-in for nonpackaged die | |
| JPH09191162A (ja) | 回路基板アセンブリの試験装置および試験方法 | |
| US11029331B2 (en) | Universal test mechanism for semiconductor device | |
| US5929646A (en) | Interposer and module test card assembly | |
| US6177722B1 (en) | Leadless array package | |
| KR100386818B1 (ko) | 반도체 디바이스 검사장치의 전기적 접촉방법 및 장치 | |
| JPS63316449A (ja) | 集積回路の試験方法及び装置 | |
| US6507205B1 (en) | Load board with matrix card for interfacing to test device | |
| KR20000052513A (ko) | 전자 디바이스 검사용 기판, 그 기판의 제조 방법 및 전자디바이스의 검사 방법 | |
| JPS6064271A (ja) | カ−ドテスタ | |
| US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
| US6144213A (en) | Ball grid array probing technique | |
| JP2003014813A (ja) | 高周波数デバイスパッケージの取付け装置 | |
| US20010050177A1 (en) | Connection structure of coaxial cable to electric circuit substrate | |
| KR200368618Y1 (ko) | 반도체소자 캐리어 겸용 테스트보드 | |
| JP2600745Y2 (ja) | 集積回路の検査装置用治具 | |
| JPS62223679A (ja) | インサ−キツトテスタ用フイクスチヤ | |
| JPS58137773A (ja) | 回路基板テストシステムに用いるフイクスチア | |
| KR200147597Y1 (ko) | 테스트 지그 | |
| US20260002961A1 (en) | Metal Plated Conductive Elastomer Sort Probe | |
| KR100216894B1 (ko) | Bga 반도체패키지의 전기테스트장치 | |
| JPS58106854A (ja) | 集積回路 | |
| KR100389909B1 (ko) | 웨이퍼 레벨 테스트에서 프로우브 카드와 테스트 장비간의 연결 방법 |