JPS6066523A - アナログ入力回路の伝達関数の直線性の試験装置及び方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、アナログ入力回路の伝達関数の直線性の試験
に関するものであり、もっばらではないが特にＡＤ変換
器（ＡＤＣ）の伝達関数の直線性全試験することに関す
るものである。従って１本発明の産業上の利用分野は、
電子産業である。

従来の技術 従来、ＡＤ変換器の伝達関数’（（ＡＤ変換器に太体正
弦波形の信号を加えることによって検査することが公知
であった。一つの方法は非常に純粋な正弦波をディジタ
ル化し、結果とし生じたｆ−タ全フーリエ変換すること
を含んでいる。ＡＤ変換器に欠陥があると入力信号の高
調波として現れる。

しかし、試験信号の欠陥が高調波として現れるので、試
験の感度を制限する。このようなディジタル化した信号
音処理する別の方法は１周波数、振幅１位相および直流
オフセットに対してパラメータ表示された正弦波へ適応
された最小二乗法によっており、ＡＤ変換器の欠陥は、
二乗誤差の残留和として現れろ。このような残留和ｌ′
ｉまた試験信号にある誤差によっても生ずる可能性があ
るので。

試験感度も制限される。

純粋な正弦波を正確に発生することを含む池の試験は、
いわゆる二音試験、ヒストグラム試験およびうなり周波
数試験である。

白色雑音を含むさらに別の試験は、雑音スペクトルの中
に極〈狭帯域の帯域消去フィルタ穴を作ることを含んで
いる。試験信号は、ディジタル化あるとそれが穴を満た
す。

従来技術の問題点 これらの試験はヒユーレット・パンカードのアプリケー
ション・ノート５１ｇ０Ａ−２にさらに完全に記載され
ている。この種の試、験は、　九１１１部では異ってい
るが、すべて人力賠号の質によって精度が左右される。

絶対に歪または雑畠−のない試験信号波形全作ることは
不可能であるが、高性能ＡＤ変換器を試験するのに必要
な質に近づけることさえ困難で高価である。なお、」＝
述の諸試２験におけるディジタル・データの処理は、フ
ーリエ変換などを行うために複雑な装置を必要とするこ
とが多く、このような試験の費用をさらに増やし、ある
程度の直線ｌ生を特定の試験波形に応じてイ４すること
かできるかもしれないが、用いられているＡＤ変換器は
、遭遇する可能陰のある他の信号波形に雪しく直線的に
応答するという確実性はない。

同じ問題は、能動フィルタなどの他のアナログ入力回路
についても存在する。

発明の目的 本発明の目的は、アナログ入力回路の伝達関数の直線性
を試験する方法およびアナログ入力回路の伝達関数の直
線性を試、験する装置で、公知の方法および装置の問題
と入点を軽減するもの全提供することである。

複数のアナログ信号からＡＤ変換器によってディジタル
信号ケ作るの全監視する技術が周知でめり、英国特許明
細−潜記２０う４５１１７号に記載されている。記載さ
れている装置は、三つのアナログ重力１腺信号盆つなき
、それら全マルチブレクザへ加え次いでＡＤ変換器へ加
え、ＡＤ変換器からデジタル化データをディジタル処理
装置へ送って多重分離および割算処理を行う。マルチプ
レクサおよびＡＤ変換器の正しく機能していることのチ
ェックとして、二つのチェック信号を用いる。一つのチ
ェック信号は、アナログ入力信号を加算することによっ
て得られ、マルチプレクサを経てＡＤ変換器へ加えられ
ろ第１１の信号を形成する合成信号を作る。この合成信
号のディジタル化値を記憶し、一方で同、様の合成信号
を各ディジクル化人力信号で形成する。二つの合成信号
を比較してマルチプレクサまたはＡＤ変換器内の故障を
二つの信号が等しくないことによって確認する。しかし
。

このような比較は、ＡＤ変換器が完全゛に不動作で。

どの信号も通らないとき、宿しいことケ指示する可能性
があって、これ全回避するためには、第２の既知のチェ
ック信号をマルチプレクサおよびＡＤ変換器を通し、デ
ィジタル化データをモニターに記憶した正しい値と比較
する。

前記明細二訃で用いられた技術、すなわち、”Ａ！。

純“信号と“合成・信号の両方をディジクル化して、デ
ィジタル化合成信号をディジタル化・単純・信号の合成
したものと比較することが、ｌ〜Ｉ）変換器のようなア
ナログ入力回路捷たはＡＤ変換器と縦に一列になったア
ナログ回路の伝達関数の直線性を評価する基礎を形成で
きる。

本発明の第１の面によれば、アナログ入力回１餡の伝達
関数の直線性を試験する装置は、八［〕変換器を含み１
本装置によって試験中のアナログ入力回路にアナログ信
号を加えて、それのディジタル化した形をアナログ入力
回路から受信する動作のできる接続手段と、複数の試験
信号をディジタル形式で発生する動作のできるディジタ
ル試験信号発生手段と、前記複数の試験信号を同時に所
定の持続時間のアナログ試験信号に変換する動作のでき
るＤΔ変換手段と、前記アナログ試験信号を受けて、前
記複数の試験信号の所定の合成から一つの合成試験信号
を作るアナログ処理手段と、前記所定の持続時間の試験
信号の各々全前記接続手段から受けて、それをディジタ
ル化して記憶する記憶手段と、ディジタル試験信号を繰
返し発生させ、結果として生じたアナログ試験信号及び
合成試験信号を逐次に前記接続手段に加えさせ、ディジ
タル化試験信号を前記記憶手段へ加えさせるタイミング
手段と、ディジタル処理手段と全備え、前記ディンタル
処理手段は、記憶された信号の複数の標本化点を定め１
次に各点に対してディジタル形式で記憶されたすべての
信号の対応点から標本をとる動作のできる標本化手段と
、前記所定の合成になっているディジタル化試験信号の
標本からディジタル合成信号を定める動作のできる合成
手段と、各標本化点でディジタル化合成試験信号とディ
ジタル合成信号との間の大きさの差を定める動作のでき
る水差手段と、前記標本化点の各々に対して前記水差手
段によって定まった大きさの差を金側して、ＡＤ変換器
の伝達関数の１百線性からはずれていることの指示を合
計値によって与える合計手段と奮含んでいる。

本発明の第２の面によれば、ＡＤ変換器（ＡＤＣ）を含
むアナログ入力回路の伝達関数の非直線性の水準を評価
する方法が、所定の持続時間の複数のディジタル試験信
号を発生すること、それらの信号をアナログ形式に変換
すること、？！Ｉられたアナログ試験信号の所定の合成
から一つの合成試験信号全作るように前記アナログ試験
信号を処理すること、アナログ試験信号及び合成試験信
号’ｚ　Ａ　Ｄ変換器へ一度に一つづつ送ること、各信
号のディジタル化した彫金記憶すること、記憶された信
号の複数の点の対応する点で記憶された信号を標本化す
ること、各標本化点でディジタル化試験信号の前記所定
の合成から一つのディジタル合成信号金穴めろこと、デ
ィジタル化合成試験信号とディンタル合成信号との間の
大きさの差をめること。

及び標本化点の各々に対して得られた差の値を金言１す
ることを含んでいる。

実施例 本発明の実施例金欠に、添付図面を参照して説明する。

イ、構成 第１図を参照すると１本発明の装＠ヰは、同時に発生さ
れる二つのアナログ信号Ｐ及びＱを形成するためにＤＡ
変換（ＤＡＣ）手段に加えられろ二つの関連のないディ
ジタル出力信号を作るもので、タイミング手段によって
制御されるディジタル試、験信号発生手段５、例えば、
擬似ラノグム２進シーケノス（ＰＳＢＳ）発生器、’（
Ｉ：含んでいる０１）　Ｓ　Ｂ　Ｓ発生器は５周知の形
式のもので、詳細な説明を要しないが１本質的にはソフ
トレジスタ８全備え、それの第１段９及び最終段９′は
、排他的Ｎ　ＯＲゲート１０を介して前記ソフトレジス
タの直列入力へ接続されており、シフト１／／スタ８の
各段へは複数の並列入力が接続され、そハらの入力によ
って初期設定値を繰返しシフト【／ジスタヘロードする
。第１段の出力９はまた。１６ビノト直列イン、並列ア
ウト・シフトし／メタ１２の直列入力端子へ接続され、
前記７ノ）　ｌ／シスタ１２は、各シフトレジスタが１
６回クロックされるたびに、ＤＡ変換手段７へのディジ
タル出力信号として二つの８ビット語を発生する。

Ｄへ変換手段の別々の出力は、緩衝増幅器１うによって
アナログ処理手段１６の二つの入力１１１゜１５へ接続
されろ。アナログ処理手段１６は、前記入力１１１．１
５’ｉ有する４１を抗性合成回路ケ０１１１え、各入力
は、値Ｒオームの抵抗によってそ７１ぞれの出力１７．
１８へ接続されるとともに、相互にそれぞれ値２Ｒオー
ムの二つの直列［接続された抵抗によって接続され、両
抵抗の接続点１９は、第５の出力２０へ接続される。試
験信号が発生されろと、”Ｊヤ純“試験宕号がアナログ
の形で出力１７゜１ｇ［発生し１合成Ａ）（験信号、す
なわち二つの単純試験信号の平均値、が出力２ｏにＭ　
＝　（ｐ＋。）／２として発生される。

タイミング手段６はまた。連動う位置スイッチ２１（ａ
）及び２１　（ｂ）として図解式に示したスイッチ手段
を含み、スイッチの共通（すなわち、可動）接点２２（
ａ）及び２２（ｂ）ｉｄ接続手段２５の入力端子２２及
び出力端子２＋１へそれぞれ接続されている。

接続手段２５は、被試験ＡＤ変換器全支持し。

それｖｃ適当な供給電属及びクロック信号ケ与えるよう
に配置されるとともに、アナログ大刀信号を入力端子２
５がも受けて、ディジタル出力信号を出力端Ｐ２１１へ
与えるようにＡＤ変換器を結合する接続バンドを備えて
いる。

スイッチ２１（ａ）の三つの固定端子は１個々にアナロ
グ処理手段の出力１７，１８及び２ｏに接続され、スイ
ッチ２１（ｂ）の三つの固定端子は１個々ニ’７Ｅ　ツ
ｔｌＤ個別記憶装置２６（ａ）、２６（ｂ）及ヒ２６（
ｃ）として示されプこ記憶手段２６の入力へ接続され。

各記憶装置は、試験中のＡＤ変換器に加えられたアナロ
グ試験信号のディジタル化した形を保持できる。

アナログ処理手段とスイッチ手段との間の接続は、出力
１７．１８及び２ｏが、スイッチ手段によって選択され
ないとき、それらがＡＤ変換器への入力への負荷インピ
ーダンスに等しい負萌インピーダンスへ接続されるよう
になっている。これは、擬似負荷（図示なし）によって
または他の被試験ＡＤ、変換器ケ用いることによって達
成できる。

口、動作 動作につめて説明すると、接続手段内の試験ＡＩ）変換
器については、アナログ処理手段１Ｇの端子１７がＡ、
　Ｄ変換器の入力へ接続され、ＡＤ変換器の出力が第１
の記憶装置２Ｇ（ａ）に接続されるようにタイミング手
段６がスイッチ２　Ｊ、　（ａ）及び２　］　（ｒ））
を制御する。タイミング手段が記憶試験信号音ディジタ
ル試験信号発生手段によって発生させ、ついでそれらの
試験信号をアナログの形に変換して。

アナログ処理手段によって処理する。１７１．／′ｃお
いて発生した一方の試験信号（Ｐ）がディジタル化され
て、ディジタル化した形（Ｐ）が第１の記憶装置２６（
ａ）に記憶される。次に、タイミング手段は、アナログ
処理手段の出力１８’ｉＡＤ変換器の入力へ接続し、八
［）変換器の出力ｋＪ３の記憶装置２６（ｃ）へ接続す
るようにスイッチ２１（ａ）及び２１（ｂ）’に一詫に
作動し１発生手段５奮再びトリガして、アナログ処理手
段に加えられろ二つのアナログ試験信号全形成する擬似
ランダム・シーケンスを再び発生する。今度は、ＡＤ変
換器へ加えられるのは他方の６ＪＩｙ験信号（Ｑ）であ
って、ディジタル化した形（Ｑ′）が記憶装置２６（ｃ
）に記憶される。

次に、タイミング手段は、信号全アナログ処理手段から
受けるように、スイッチ手段２１（ハ））、２１（ｂ）
’を第う（中間）の位置へ動かし１次いで発生手段５　
’ｔｌ　ｌ・リガして、やはりまたアナログ試験信号Ｐ
及びＱを形成するシーケンスを発生する。出力端子２０
に」漏れろ合成（平均）信号Ｍは、ディジタル化さｔｌ
、ディジタル化された合成信号（Ｍ′）は第２の記憶装
置に記憶される。

従って、記憶ディジタル化信号ヲヒ［・ろために−三つ
の場合についてアナログ試験信号を作ることを必要とす
る。試験の精度は両方の信号の特定の形によるのではな
く試験信号の再現性によって亥゛す、アナログ関数発生
器においてではなく容易（Ｃ再生できるディジタル・シ
ーケンスから信号全発生することが良好な精度の再現性
を・与えろ。

ディジタル処理手段２７はまた。タイミング手段６の制
御葡受けて動作ずろとともに、三つの記憶装置ヲアドレ
ス指定し、それらの記憶装（４から試験信号の始めから
の時間に関する各試験信号の対応点に関連するディジタ
ル信号の標本金読出ずように構成した標本化手段２８を
含む。

第１の記憶装置２Ｇ（ａ）及び＠２の記憶装置２６ｂ）
からの標本は、単純な試験信号全形成する。■〕′及び
Ｑが加算手段′５０と２分の１回路う１とからなる合成
手段２つに送られる。回路３１は、和（Ｐ′＋Ｑ′）が
偶数の場合にのみ割算が行われる。

すなわち和が奇数の場合は信号が無視さノ′シるようで
構成される。合成手段の動作の仕方は、変動に対して無
防備であるが、都合よくは、和の語の最下位ビットが°
゛０゛であることを確認し９次に割算を行うために語ビ
ットを１桁下に桁送りするためにゲート手段を備えるこ
とができる。割算は偶数で実行されるだけだから１割算
は正確である。

すなわち、最下位ビットが仮に“１“であった場合に起
り得ようなすべての°゛脱落最下位ピントにわたって誤
差なしである。

ディジタル合成信号、すなわち、（Ｐ’十Ｑ）／２はデ
ィジタル化合成試験信号、すなわち［（Ｐ十Ｑ）／２）
に対応する第うの記憶装置から得られた標本とともに水
差手段う２に加えられ、それらの間の差はどれも端子５
うにおける出力として明示され、差の大きさは、その標
本化点に対する直線からのずれの度合の指示となる。

出力端子は、前記差信号を合計手段３Ｉｌへ供給するよ
うに接続される。

ディジタル処理手段は、ディジタル化イキ号全含み、標
本化点を表わす多数（例えば１０００）の記憶位置から
標本をとることによって動作する。

ディジタル合成信号とディジタル化合成信号との間の比
較が等しいこと金示さない場合は、ＡＤ変換器の非直線
性を少なくとも試験信号内の標本化点で指示し、その差
に比例した大きさをもつ信号が合計手段へ入れられる。

各標本化点に対してこれを繰返し、誤った点に起因する
信号を金言１することによって、和の総計が試験信号の
全スペクトルにわたってのＡＤ変換器の非直線性の尺度
を与える。

所望なら、誤差を発生する標本化点ケ１例えば。

増幅器の応答スペクトル全体にわたる非直線）１の分布
を示すために、別々に記録してもよい。

前述のように、試験信号がとる形は、適度の精度で反復
して発生できる普通の正弦波に限られないで、ディジタ
ル形式から発生することにより。

ＡＤ変換器が試験されている用途においてＡ　Ｄ変換器
へ加えられると予想される波形にさらによく似た形をと
ることができる。実際には、擬似ランダム２進シーケン
スによって表わされる擬１１ノランダム雑音波形がすべ
てのアナログ入力信号から実際に遭遇しそうな成分のす
べてを含むので、ＡＤ変換器の総合試験全行うことがで
きる。

試験シーケンスは、ＡＤ変換器ごとに異って起ることの
るるどんな統計的ゆらぎをも最小にするような持続時間
のものであることが必要である。

こ＼に説明する実施例に対して選択したアナログ１言号
の比は、それらの平均であり、すなわち。

アナログ処理手段の二つの抵抗分岐は、それぞれ２Ｒで
ある。所望ならば、既知の性能のＡＤ変換器を使用して
もよく、比は、最小誤差を得るまで変えることができ、
そのときこの設定を特定の試験装置で用いろ。平均値が
特に便利ではあるが。

代りの方法として各信号間の任意の他の比を用いてもよ
く、信号の和が偶数のときだけ平均値をとることによっ
て、ディジタル標本における量子化誤差として表れる割
算の“余り゛についての問題はなくなる。

本発明の範囲からそれることなく他の要素を異なる形に
することができる。ディジタル発生手段レジスタを用い
るといった異る構成の擬似ランダム２進シーケンス発生
器を含み、さらに高い標本化率を得ることを可能にして
もよい。その代りに。

ディジタル発生手段は、適当な波形を表わすデータを計
数器によってアドレス指定される逐次の記憶場所に記憶
し、タイミング手段の制御ケ受けてレジスタによって読
出すＲＯＭのような記憶装置を備えてもよい。記憶され
たデータは、上記実施例で説明したランダム・シーケン
ス’（ｒｆ４わずか。

または５代表的入力波形のディジタル表現１例えば記録
、を含んでいてもよく、唯一の必要条（！＋４１゜発生
手段がタイミング手段との同期を保って各場合に同じ信
号を発生することである。

さらに１機能回路要素に関して」二連したディジタル処
理手段は、説明した記憶されたテイジタル化試験信号を
標本化してそれについて演算するに必要な命令シーケン
ス全記憶媒体に固定してもっているマイクロプロセッサ
ｆ　（ｌｉｉｉえていてもよい。

記憶手段２６は、マイクロプロセッサの制御からイ巾ザ
ｆ−＆Ａ−イ　翔゛島会イ亘８左ヱに埜百ぼｔ”７’Ａ
ｒ）　貌く４色ジ昆η−よつてディジタル化できろよう
にするのが好ましい。

しかし、記憶されたデータは、マイクロプロセツサによ
って標本化して処理してもよい。

ＤＡ変換器のアナログ出力は、試験中のＡＤ変換器が限
られた帯域幅で動作するように設計されている場合、ア
ナログ処理手段、従ってＡＤ変換器へ加わる信号の帯域
幅を縮小するためにろ波してもよい。上述の回路構成で
は、ＤＡ変換器の次には緩衝増幅器が続いている。関心
の周波数範囲内で合成回路網のインピーダンス及びＤＡ
変換器の出力インピーダンスが試験信号間にもたらす交
さ結合がごく小さければ、緩衝増幅器１５を省略しても
よい。

タイミング手段の内部で、スイッチ２１（ａ）が信号の
非直線性を全く導入しないでということが特に重要であ
って、この目的のためにそのスイッチは、上述のような
機械的性質のものであるか、または等価なプラグとソケ
ットの構成のものであるのが好ましい。しかし、必要な
ら、スイッチング’に！予約に行ってもよく、そのとき
、スイッチの直線性の件部は１回路の精度についての制
限要因になる。

一方では、スイッチ２１（ｂ）の機能は１例えばタイミ
ング手段からの適当な信号によって開かれるＡ　Ｎ　Ｄ
ゲートによるなどで電子的に行うのが好ましい。

上述の説明は、ＡＤ変換器の試験に関したが。

この構成は、適当に試験されるＡＤ変換器に給電する１
指動フィルタ回路などの、既知の高直線性のＡＤ変換器
を含むアナログ回路で同じに使用できることが分るであ
ろう。Ａ、　Ｄ変換器は、一般にこの回路の一部分では
なく、接続手段への接続及び試験の遂行の目的のための
アナログ入力回路の一部分を形成する。

発明の効果 以上に説明した通り１本発明によれば、、ＡＤ変換器を
含むアナログ入力回路の伝達関数の直線性の試験が複雑
で高価な装置ヲ用いずに、入力試験信号の質によって精
度が左右されず達成できる。

【図面の簡単な説明】

第１図は１回路内の所定の位置に被試験ＡＤ変換器を含
む１本発明による試験装置のフ゛ロンク図である。

Claims (1)

1. 【特許請求の範囲】 １、ＡＤ変換器を含む試験中のアナログ入力回路にアナ
   ログ信号を加えて、それのデジタル化した形を前記アナ
   ログ入力回路から受信する動作のできる接続手段と５ 複数の試験信号をディジタル形式で発生する動作のでき
   るディジタル試験信号発生手段と。 前ａ＋２複数の試験信号全同時に所定の持続時間のアナ
   ログ試験信号だ変換する動作のできるＤＡ変換手段と、 前記アナログ試験信号を受けて前記複数の試験信号の所
   定の合成から一つの合成試験信号を作るアナログ処理手
   段と。 １３ｉｉ記）９＋定の持続時間の試験信号の各々を前記
   接続手段から受けて、それをディジタル化して記憶する
   記憶手段と。 ディジタル試験信号全繰返し発生させ、結果として生じ
   たアナログ試験信号及び合成試験信号を逐次に前記接続
   手段に加えさせ、ディジタル化試験信号を前記記憶手段
   へ加えさせるタイミング手段と。 記憶された信号の複数の標本化点を定 め１次に各点に対してディジタル形式で記憶されたすべ
   ての信号の対応点から標本をとるｖ１作のできる標本化
   手段と。 前記所定の合成になっているディジタ ル化試験信号の標本からディジタル合成信号を定める動
   作のできる合成手段と。 各標本化点でディ／タル化合成試験信 号とディジタル合成１百号との間の大きさの差を定める
   動作のできる水差手段と。 前記標本化点の各々に対して前記水差 手段によって定まった大きさの差を合計して、ＡＤ変換
   器の伝達関数の直線性からけずれていることの指示を合
   計値によつて与える合計手段と。 を含むディジタル処理手段と。 全備えてなるアナログ入力回路の伝達関数の１σ線性全
   試験する装＠。 ２、　前記ディジタル試験信号発生手段が前記複数のデ
   ィジタル試験信号を発生する動作のできる擬似ランダム
   ２進シーケンス発生器を含む特許請求の範囲第１項に記
   載の装置。 う　前記ディジタル試験信号発生手段が二つの試験信号
   を作る特許請求の範囲第１項または第２項に記載の装置
   。 １１　前記アナログ処理手段が三つの出力を有し。 前記出力において前記二つのアナログ試験信号と一つの
   合成信号を作る動作のできる抵抗性合成回路を含み１合
   成１百号が前記二つの試験信号の平均値からなる特許請
   求の範囲第う項に記載の装置。 ５　前記ディジタル処理手段が標本化に必要な命令シー
   ケンスを記憶媒体に固定され、記憶したディジタル試験
   信号について演算できるマイクロプロセッサを備えた特
   許請求の範囲第１項ないし第１１項のいずれかに記載の
   装置。 ６、ＡＤ変換器を含むアナログ入力回路の伝達関数の非
   直線性の水糸を評１ｍする方法であって。 所定の持続時間の複数のディジタル試験信号を発生する
   こと。 それらの信号をアナログ形式に変換すること。 得られたアナログ試験信号の所定の合成から一つの合成
   試験信号を作るように前記アナログ試験信号を処理する
   こと。 アナログ試験信号及び合成試験信号ヲＡＤ変換器へ一度
   に一つづつ送ること。 各信号のディジタル化した形を記憶すること。 記憶された信号の複数の点の対応する点で記憶された信
   号全標本化すること。 各標本化点でディジタル化試験信号の前記所定の合成か
   ら一つのディジタル合成信号全定めること。 ディジタル化合成試験信号とディジタル合成信号との間
   の大きさの差全求めること、及び 標本化点の各々に対して得られた差の値を合計すること
   。 葡含む方法。 ７　前記ディジタル試験信号が擬似ランダム２進シーケ
   ンス発生器によって発生される特許請求の範囲第６項に
   記載の方法。 ８　前記各試験１３号がそれらの間に事実上関係のない
   ことを特徴とする特許請求の範囲第７項に記載の方法。 ９、　二つのディジタル試験信号が発生されること全特
   徴とする特許請求の範囲第６項ないし第８項のいずれか
   に記載の方法。 １０　前記所定の合成が各試験信号の平均であること全
   特徴とする特許請求の範囲第６項ないし第１０項のいず
   れかに記載の方法。 １１　各試験信号の和が２で割り切れて正確な平均値を
   与えるときのみ、ディジタル化合成試験信号とディジタ
   ル合成信号との間の大きさの差がめられることを特徴と
   する特許請求の範囲第１１項に記載の方法。 １２．１０００程度の標本化点のあることを特徴とする
   特許請求の範囲第６項な層し第１１項のｂずれかに記載
   の方法。 １３、発生される試験信号が、ＡＤ変換器が使用中に受
   けとると予想できる形の信号を含むことを特徴とする特
   許請求の範囲第６項ないし第１２項のいずれかに記載の
   方法。