JPS6066678A - 回転体の制御装置 - Google Patents
回転体の制御装置Info
- Publication number
- JPS6066678A JPS6066678A JP58173459A JP17345983A JPS6066678A JP S6066678 A JPS6066678 A JP S6066678A JP 58173459 A JP58173459 A JP 58173459A JP 17345983 A JP17345983 A JP 17345983A JP S6066678 A JPS6066678 A JP S6066678A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- digital
- control device
- gain correction
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Feedback Control In General (AREA)
- Control Of Velocity Or Acceleration (AREA)
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は回転体の制御装置、特に磁気録画再生装置（以
下ＶＴＲという）のキャプスタンモータにおけるモータ
回転数を変化させる場合の回転体の制御装置に関するも
のである。
下ＶＴＲという）のキャプスタンモータにおけるモータ
回転数を変化させる場合の回転体の制御装置に関するも
のである。
従来例の構成とその問題点
第１図はＶＴＲの再生時におけるキャプスタンモータの
制御装置のブロック図である。第１図においてキャプス
タン軸１とピンチローラ２の圧着により磁気テープ３を
移送し、キャプスタン軸１に直結されたキャプスタンモ
ータ４に設けられた周波数発電機５（以下ＦＣという）
により得られる信−号を第１の分周器６を介してディジ
タル周期測定回路７に入力し、ディジタル周期測定回路
７の出力を第１のディジタル・アナログ変換回路８（以
下Ｄ・ム変換回路という）に人力し、キャプスタンモー
タ４の回転数に応じた速度系誤差信号を得る。また磁気
テープ３に記録されているコノ１〜ロール信号をコント
ロールヘッド９ｆｍｌｆｊＬ、その出力金弟２のＺ用品
１０を介してディジタル位相測定回路１１に入力し、基
を信号発生回路１２からの基準信号と位相比較し、ディ
ジタル位相測定回路１１の出力を第２のＤ・Ａ変換回路
１３に入力し、磁気テープ３のコントロール信号の基準
信号に対する位相系誤差信号を得る。こうして得られた
速度系及び位（・［１系誤差信号を混合回路１４に入力
し、混合誤差信号を得、この混合誤差信号全補償回路１
６において利得補償を行なったのちに、モータ駆動回路
１６に人力し、キャプスタンモータ４を駆動することに
より、磁気テープ３のテープ速度を制御しているっ ところで、ＶＴＲの再生ｉ１ｊには記録時のテープ送り
速度と同じテープ速度で出生する標桑再生以外忙、記録
時のテープ送り速度のＮ倍（Ｎ：整数）の高速再生モー
ドが存在する。その場合キャプスタンモータの制御装置
では、第１の分周器６においてＦＧｓからの信号音Ｎ分
周してディジタル周ノυＪｉｌｌｌＪ定回路７に入力す
るとともに、第２の分周器１０において磁気テープ３か
らのコン１−ロール信号をＮ分周してディジタル位相ａ
＋＋１定回路１１に人力し、夫々の誤差出力金弟１及び
第２のＤ−Ａ変換回路８，１３を介して混合回路１４に
人力し、その出力を補償回路１６を介してモータ駆動回
路１６をへて、キャプスタンモータ４を駆動し、磁気テ
ープ全通常時のＮ倍速のテープ速度で移送する。この場
合、第１の分周Ｆ％６において２Ｎ分周しているため速
度系の一巡伝達関数がｊ１ｎ常再生時の１／Ｎと低くな
りテープ走行が不安定になるので速度系の一巡伝達関数
を補償する必要がある。その場合、第１図に示す補償回
路１６で利ｒ’Ｊ ＃ｌｉ償している、一般に第１及び
第２のＤ・Ａ変］第回路８゜１３Ｉ′ｉパルス巾変調出
力（以下ＰＷＭ出カという）を低域通過フィルりで直流
電圧に変換しているので、ｆππ再再生場合には補償回
路１６で利得全増加するので、ＰＷＭ出力の搬送波成分
も”２１１１され、モータ駆動回路１６において、モー
タ駆σＵ＋電流が流れない部分が発生するという現象が
あり、キャプスタンモータ４の制御性が曹くなり、最悪
の場合には位Ｊ’ｌ制御がかからない状態となり、再生
画面におけるノイス゛バーが流れるという問題があるっ
また一般に補償回路はアナログ集積回路で構成するため
利得値のバラツキがあるという問題もある。
制御装置のブロック図である。第１図においてキャプス
タン軸１とピンチローラ２の圧着により磁気テープ３を
移送し、キャプスタン軸１に直結されたキャプスタンモ
ータ４に設けられた周波数発電機５（以下ＦＣという）
により得られる信−号を第１の分周器６を介してディジ
タル周期測定回路７に入力し、ディジタル周期測定回路
７の出力を第１のディジタル・アナログ変換回路８（以
下Ｄ・ム変換回路という）に人力し、キャプスタンモー
タ４の回転数に応じた速度系誤差信号を得る。また磁気
テープ３に記録されているコノ１〜ロール信号をコント
ロールヘッド９ｆｍｌｆｊＬ、その出力金弟２のＺ用品
１０を介してディジタル位相測定回路１１に入力し、基
を信号発生回路１２からの基準信号と位相比較し、ディ
ジタル位相測定回路１１の出力を第２のＤ・Ａ変換回路
１３に入力し、磁気テープ３のコントロール信号の基準
信号に対する位相系誤差信号を得る。こうして得られた
速度系及び位（・［１系誤差信号を混合回路１４に入力
し、混合誤差信号を得、この混合誤差信号全補償回路１
６において利得補償を行なったのちに、モータ駆動回路
１６に人力し、キャプスタンモータ４を駆動することに
より、磁気テープ３のテープ速度を制御しているっ ところで、ＶＴＲの再生ｉ１ｊには記録時のテープ送り
速度と同じテープ速度で出生する標桑再生以外忙、記録
時のテープ送り速度のＮ倍（Ｎ：整数）の高速再生モー
ドが存在する。その場合キャプスタンモータの制御装置
では、第１の分周器６においてＦＧｓからの信号音Ｎ分
周してディジタル周ノυＪｉｌｌｌＪ定回路７に入力す
るとともに、第２の分周器１０において磁気テープ３か
らのコン１−ロール信号をＮ分周してディジタル位相ａ
＋＋１定回路１１に人力し、夫々の誤差出力金弟１及び
第２のＤ−Ａ変換回路８，１３を介して混合回路１４に
人力し、その出力を補償回路１６を介してモータ駆動回
路１６をへて、キャプスタンモータ４を駆動し、磁気テ
ープ全通常時のＮ倍速のテープ速度で移送する。この場
合、第１の分周Ｆ％６において２Ｎ分周しているため速
度系の一巡伝達関数がｊ１ｎ常再生時の１／Ｎと低くな
りテープ走行が不安定になるので速度系の一巡伝達関数
を補償する必要がある。その場合、第１図に示す補償回
路１６で利ｒ’Ｊ ＃ｌｉ償している、一般に第１及び
第２のＤ・Ａ変］第回路８゜１３Ｉ′ｉパルス巾変調出
力（以下ＰＷＭ出カという）を低域通過フィルりで直流
電圧に変換しているので、ｆππ再再生場合には補償回
路１６で利得全増加するので、ＰＷＭ出力の搬送波成分
も”２１１１され、モータ駆動回路１６において、モー
タ駆σＵ＋電流が流れない部分が発生するという現象が
あり、キャプスタンモータ４の制御性が曹くなり、最悪
の場合には位Ｊ’ｌ制御がかからない状態となり、再生
画面におけるノイス゛バーが流れるという問題があるっ
また一般に補償回路はアナログ集積回路で構成するため
利得値のバラツキがあるという問題もある。
発明の目的
本発明はこのような従来の問題点全解決するものであり
、高速再生時においても安定な画面を得ることを目的と
する。
、高速再生時においても安定な画面を得ることを目的と
する。
発明の構成
本発明はディジタル周期測定回路（址たけディジタル位
相測定回路）の出力をディンタルゲイン補正回路を挿入
することにより、高速再生速度に応じて利得全変化させ
ても、ＰＷＭ出力の搬送波成分は増加しないようにする
ことにより、高速再生時においても安定な再生画像を得
ることができる回転体の制御装置を提供するものであろ
う実施例の説明 る。第２図は本発明のＶＴＲの再生１１、テにおけるキ
ャプスタンモータの制御装置のブロック図である。
相測定回路）の出力をディンタルゲイン補正回路を挿入
することにより、高速再生速度に応じて利得全変化させ
ても、ＰＷＭ出力の搬送波成分は増加しないようにする
ことにより、高速再生時においても安定な再生画像を得
ることができる回転体の制御装置を提供するものであろ
う実施例の説明 る。第２図は本発明のＶＴＲの再生１１、テにおけるキ
ャプスタンモータの制御装置のブロック図である。
第２図においてキャプスタン軸１とピンチローラ２の圧
着により磁気テープ３を移送し、キャプスタン軸１に直
結されたキャプスタンモータ４ＶｃＴ’ＧけられたＦＧ
５によ！７得られる信号を第１０分周沌ｊンｅ ｙ、、
介してディジタル周ａａ＋＋ｊ定回路７に人力し、ディ
ジタル周ノυＪ ６１１１定１すＪ路アの出カ金弟１の
ディジタルゲイン補正回路２１に入力し、第１のディジ
クルゲイン補正回路２１の出カ金弟１のＤ−Ａ変換回路
８に入力し、キャプスタンモータ４の回転数に応じた速
度系誤差信号を得る。１だ磁気テープ３に記録されてい
るコントロール信号をコントロールヘッド９で検出し、
その出力を第２のの周ＫＮ１ｏｉ介してディジタル位Ｊ
ｉｌ測定１１〕］路１１に入力し、ノ、（準信号発生回
路１２がらの、ｌｉ（／ｌ／４信÷３と位相比１１［り
し、ディジタル位相測定回路１１の出方金弟２のディジ
クルゲイン補正回路２２に入力し、第２のディジタルゲ
イン補正回路２２の出カ全第のコントロール信号の基準
信号に対する位相系誤差信号を得る。こうして得られた
速度系及び位相系誤差信号全混合回路１４に人力し、混
合誤差信号を得、この混合誤差信号をモータ駆動回路１
６に入力し、キャプスタンモータ４を駆動することによ
り、磁気テープ３のテープ速度を制御している。
着により磁気テープ３を移送し、キャプスタン軸１に直
結されたキャプスタンモータ４ＶｃＴ’ＧけられたＦＧ
５によ！７得られる信号を第１０分周沌ｊンｅ ｙ、、
介してディジタル周ａａ＋＋ｊ定回路７に人力し、ディ
ジタル周ノυＪ ６１１１定１すＪ路アの出カ金弟１の
ディジタルゲイン補正回路２１に入力し、第１のディジ
クルゲイン補正回路２１の出カ金弟１のＤ−Ａ変換回路
８に入力し、キャプスタンモータ４の回転数に応じた速
度系誤差信号を得る。１だ磁気テープ３に記録されてい
るコントロール信号をコントロールヘッド９で検出し、
その出力を第２のの周ＫＮ１ｏｉ介してディジタル位Ｊ
ｉｌ測定１１〕］路１１に入力し、ノ、（準信号発生回
路１２がらの、ｌｉ（／ｌ／４信÷３と位相比１１［り
し、ディジタル位相測定回路１１の出方金弟２のディジ
クルゲイン補正回路２２に入力し、第２のディジタルゲ
イン補正回路２２の出カ全第のコントロール信号の基準
信号に対する位相系誤差信号を得る。こうして得られた
速度系及び位相系誤差信号全混合回路１４に人力し、混
合誤差信号を得、この混合誤差信号をモータ駆動回路１
６に入力し、キャプスタンモータ４を駆動することによ
り、磁気テープ３のテープ速度を制御している。
第３図に本実施例のディジクルゲイン補正回路の要部回
路ブロック図を示し、第４図に第３図におけるＰＷＭ回
路３４の出力波形全示す。第３図においてディジタル周
期測定回路７（またはディジタル位相測定回路１１）の
ディジタル謬１差信号がｍ（ｍは正の整数）ビットラ・
ノチ回路３１に人力され、ｍビットラッチ回路３１の出
力がｎ（ｎＩｄＯ，±１．±２．・・・・・・・・・）
ビットビットシフト回路３２に入力され、ビットシフト
指令回路３３の指令によ！ｌ１ｍビットの誤差信号６ｎ
ビ・ノ１−だけビットシフトを行うつこのｎビットピッ
１−シフト回路３２においてディジタル的にゲイン補正
が行なわれ、ピントシフトを行なわない場合（ｎ＝ｏ）
にはゲインは２０−１となり、１ビット桁上げされる場
合（ｎ＝１）にはゲインは２１−２となる。
路ブロック図を示し、第４図に第３図におけるＰＷＭ回
路３４の出力波形全示す。第３図においてディジタル周
期測定回路７（またはディジタル位相測定回路１１）の
ディジタル謬１差信号がｍ（ｍは正の整数）ビットラ・
ノチ回路３１に人力され、ｍビットラッチ回路３１の出
力がｎ（ｎＩｄＯ，±１．±２．・・・・・・・・・）
ビットビットシフト回路３２に入力され、ビットシフト
指令回路３３の指令によ！ｌ１ｍビットの誤差信号６ｎ
ビ・ノ１−だけビットシフトを行うつこのｎビットピッ
１−シフト回路３２においてディジタル的にゲイン補正
が行なわれ、ピントシフトを行なわない場合（ｎ＝ｏ）
にはゲインは２０−１となり、１ビット桁上げされる場
合（ｎ＝１）にはゲインは２１−２となる。
さらにｎビットビットシフト
ル信シー＋，出力をアナログ信号に変換するためＰＷＭ
回路３４に入力するが、ＰＷＭＮ路３４路用４の搬送波
信号に同期させてｎビットピッ１−ンフト回路３２のビ
ア）シフトをｎ＝ｏとｎ＝１を交互にくり返すことによ
りゲインには に＝−２°十−２１＝１．５ （１） ２ ２ がイ１）られる。第４図にＰＷＭ回路３４の出力波形（
ビットシフト 返した場合）ｆｆ：示す。ＰＷＭＮ路３４路用４は低域
通過フィルタ３６に入力され、アナログ信げに変換され
るっ第６図にゲイン補正回路の人出力ｌｈー性を示し、
ｎビットビットンフト回路３２でｎ−０ 、ｎ＝１ 、
ｎ＝ｏと１とを交互にくり返す場合のそれぞれのゲイン
特性を示ずつ 発明の効果 以上の本発明によれば、ＶＴＲの高速再生においてもキ
ャプスタンモータの速度系の一巡伝達関数をディジタル
ゲイン補正回路により、ＰＷＭ出力の搬送波成分を増巾
することなく補償することにより、キャプスタンモータ
の回転数変動が極めて小さくなるため、高速再生時の再
生画像が極めて安定如なる吉ともに、ディジタル的にゲ
イン補正をするためゲインのバラツキｉｌ−ｊ：なく、
またディジタル集積回路化に適した回転体の制御装置を
提供できる。
回路３４に入力するが、ＰＷＭＮ路３４路用４の搬送波
信号に同期させてｎビットピッ１−ンフト回路３２のビ
ア）シフトをｎ＝ｏとｎ＝１を交互にくり返すことによ
りゲインには に＝−２°十−２１＝１．５ （１） ２ ２ がイ１）られる。第４図にＰＷＭ回路３４の出力波形（
ビットシフト 返した場合）ｆｆ：示す。ＰＷＭＮ路３４路用４は低域
通過フィルタ３６に入力され、アナログ信げに変換され
るっ第６図にゲイン補正回路の人出力ｌｈー性を示し、
ｎビットビットンフト回路３２でｎ−０ 、ｎ＝１ 、
ｎ＝ｏと１とを交互にくり返す場合のそれぞれのゲイン
特性を示ずつ 発明の効果 以上の本発明によれば、ＶＴＲの高速再生においてもキ
ャプスタンモータの速度系の一巡伝達関数をディジタル
ゲイン補正回路により、ＰＷＭ出力の搬送波成分を増巾
することなく補償することにより、キャプスタンモータ
の回転数変動が極めて小さくなるため、高速再生時の再
生画像が極めて安定如なる吉ともに、ディジタル的にゲ
イン補正をするためゲインのバラツキｉｌ−ｊ：なく、
またディジタル集積回路化に適した回転体の制御装置を
提供できる。
第１図はＶＴＲの再生時におけるキャプスタンモータの
制御装置の従来例のブロック図、第２図は本発明の一実
施例のＶＴＲの４１１生時におけるキャプスタンモータ
の制御装置のゾロツク図、第３図は第２図における要部
回路のブロック図、第４図は第３図におけるＰＷＭ回路
出力波形の波形図、第６図はディジタルゲイン補正回路
の入出力特性を示す特性図であるっ １・・・・・・キャプスタン軸、２・・・・・ピンチロ
ーラ、３・・・・・磁気テープ、４・・・・・キャプス
タンモータ、・・・ディジタル周期測定回路、８・・・
・・・第１のＤ・人’ＲｍＬＴＪ路、９・・・・・・コ
ントロールヘッド、１ｏ・・・・・・第２のグ周器、１
１・・・・・・ディジタル位相ｉ１１１１定回路、１２
・・・・・・基準信号発生回路、１３・・・・・・第２
のＤ−Ａ変換回路、１４・・・・・・混合回路、１５・
川・・補償′回路、１６・・・・・・モータ駆動回路、
２１・・・・・第１のディジクルゲイン補正回路、２２
・・・・・第２のディジクルゲイン補正回路、３１・・
・・・・ｍビットラッチ回路、３２・・・・・・ｎビッ
トビットシフト回路、３３・・・・・ビットシフト指令
回路、３４・・・・・・ＰＷＭ回路、３６・・・・・低
域通過フィルタっ
制御装置の従来例のブロック図、第２図は本発明の一実
施例のＶＴＲの４１１生時におけるキャプスタンモータ
の制御装置のゾロツク図、第３図は第２図における要部
回路のブロック図、第４図は第３図におけるＰＷＭ回路
出力波形の波形図、第６図はディジタルゲイン補正回路
の入出力特性を示す特性図であるっ １・・・・・・キャプスタン軸、２・・・・・ピンチロ
ーラ、３・・・・・磁気テープ、４・・・・・キャプス
タンモータ、・・・ディジタル周期測定回路、８・・・
・・・第１のＤ・人’ＲｍＬＴＪ路、９・・・・・・コ
ントロールヘッド、１ｏ・・・・・・第２のグ周器、１
１・・・・・・ディジタル位相ｉ１１１１定回路、１２
・・・・・・基準信号発生回路、１３・・・・・・第２
のＤ−Ａ変換回路、１４・・・・・・混合回路、１５・
川・・補償′回路、１６・・・・・・モータ駆動回路、
２１・・・・・第１のディジクルゲイン補正回路、２２
・・・・・第２のディジクルゲイン補正回路、３１・・
・・・・ｍビットラッチ回路、３２・・・・・・ｎビッ
トビットシフト回路、３３・・・・・ビットシフト指令
回路、３４・・・・・・ＰＷＭ回路、３６・・・・・低
域通過フィルタっ
Claims (2)
- （１）回転体に設けられた速度検出２ｇにより得られる
信号がディジタル周期測定回路に入力され、前記ディジ
タル周期測定回路出力が、ディジタルゲイン補正回路に
入力され、前記ディジタルゲイン補正回路出力をディジ
タル・アナログ変換回路金倉して回転体駆動回路に人力
され、前記回転体が駆動される回転体の制御装置部金偏
え、前記ディジタルゲイン補正回路はある単位１１．５
間を１個または複数個に分割し、各ブロック内において ２ｎ（ｎ＝ｏ、±１ 、±２．・・・・・・・・）倍の
ゲインをもたせることにより、ゲイン補正値が所望の値
に設定できるように構成したことを特徴とする回転体の
制御装置。 - （２）ディジタルゲイン補正回路のゲインにはに＝＝２
ｎ＋−ｚ２ｎ＋１（ｎ＝ｏ 、−１＝１ 。 ±２・・・・・・・・・） であることを特徴とする特許請求の範囲第１項に記載の
回転体の制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58173459A JPH0638716B2 (ja) | 1983-09-19 | 1983-09-19 | 回転体の制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58173459A JPH0638716B2 (ja) | 1983-09-19 | 1983-09-19 | 回転体の制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6066678A true JPS6066678A (ja) | 1985-04-16 |
| JPH0638716B2 JPH0638716B2 (ja) | 1994-05-18 |
Family
ID=15960862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58173459A Expired - Lifetime JPH0638716B2 (ja) | 1983-09-19 | 1983-09-19 | 回転体の制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0638716B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62279551A (ja) * | 1986-05-29 | 1987-12-04 | Matsushita Electric Ind Co Ltd | キヤプスタン制御装置 |
| JPH03289388A (ja) * | 1990-03-31 | 1991-12-19 | Sanyo Electric Co Ltd | モータサーボ回路のゲイン切換方法 |
| US9260269B2 (en) | 2011-11-22 | 2016-02-16 | Lincoln Global, Inc. | Wire retaining ring for a welding system |
-
1983
- 1983-09-19 JP JP58173459A patent/JPH0638716B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62279551A (ja) * | 1986-05-29 | 1987-12-04 | Matsushita Electric Ind Co Ltd | キヤプスタン制御装置 |
| JPH03289388A (ja) * | 1990-03-31 | 1991-12-19 | Sanyo Electric Co Ltd | モータサーボ回路のゲイン切換方法 |
| US9260269B2 (en) | 2011-11-22 | 2016-02-16 | Lincoln Global, Inc. | Wire retaining ring for a welding system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0638716B2 (ja) | 1994-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6125215A (ja) | デジタルサ−ボ装置 | |
| EP0104931B1 (en) | A digital capstan servo circuit | |
| JPS6066678A (ja) | 回転体の制御装置 | |
| US4868689A (en) | Circuit for producing clock signal for reproducing PCM signal | |
| JPS61267957A (ja) | 磁気テ−プ記録再生装置 | |
| JPS61190744A (ja) | キヤプスタン制御装置 | |
| JPS5819903A (ja) | 制御装置 | |
| JPH01303607A (ja) | 信号記録装置 | |
| JPS62279551A (ja) | キヤプスタン制御装置 | |
| JPS59108104A (ja) | 回転体の回転制御装置 | |
| JPS63202286A (ja) | シリンダモ−タ制御装置 | |
| JPS6011484B2 (ja) | 信号変換装置 | |
| JP2663517B2 (ja) | 再生装置 | |
| JPH02218059A (ja) | システムクロック発生装置 | |
| JPS6069814A (ja) | 回転ヘッド型再生装置 | |
| JP2851596B2 (ja) | ディジタル記録再生装置 | |
| JPH0550235B2 (ja) | ||
| JPH0276153A (ja) | 磁気記録再生装置 | |
| JP3270576B2 (ja) | ヘッド位置制御信号供給装置 | |
| JPH02241382A (ja) | モータの制御装置 | |
| JPH0510739B2 (ja) | ||
| JPH02240854A (ja) | テープ走行装置 | |
| JPS6032161A (ja) | デジタル信号再生装置 | |
| JPS6231068A (ja) | デジタル信号再生装置の速度制御装置 | |
| JPH01278284A (ja) | 記録再生装置のモータ制御装置 |