JPS6068617A - 半導体装置のイオンミリング方法 - Google Patents
半導体装置のイオンミリング方法Info
- Publication number
- JPS6068617A JPS6068617A JP58177433A JP17743383A JPS6068617A JP S6068617 A JPS6068617 A JP S6068617A JP 58177433 A JP58177433 A JP 58177433A JP 17743383 A JP17743383 A JP 17743383A JP S6068617 A JPS6068617 A JP S6068617A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- ion milling
- junction
- filament
- milling device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は加速されたイオンにより半導体装置をエツチン
グするいわゆる。半導体装置のイオンミリング方法に−
するものである。
グするいわゆる。半導体装置のイオンミリング方法に−
するものである。
加速されたアルゴンイオメトク種々の物質全エツチング
する際物質表面上でイオンによる電荷蓄積が生じクーロ
ン反発力によりエツチング割カ合いが低下する。これを
防止するため、イオンミリング装置では熱フィラメント
がら熱電子全放出して、基板上で電気的に中和するよう
に考慮しである。
する際物質表面上でイオンによる電荷蓄積が生じクーロ
ン反発力によりエツチング割カ合いが低下する。これを
防止するため、イオンミリング装置では熱フィラメント
がら熱電子全放出して、基板上で電気的に中和するよう
に考慮しである。
しかし被エツチング物質の表面がＰ−型を示すＰ／Ｎ接
合を有する時、プラスイオンのアルゴンはＰ／Ｎ接合に
おいて順方向゛電流が流れる。このように電流はＰ／Ｎ
接合の電気的に流れやすい部分に集中的に流れる為接合
破壊が生じる０通常の半導体装置はスクライプ線がＰ／
Ｎ接合で形成されておタイオンミリング全行うと前述の
接合破壊がスクライプ線において発生し製造上大きな問
題となる。
合を有する時、プラスイオンのアルゴンはＰ／Ｎ接合に
おいて順方向゛電流が流れる。このように電流はＰ／Ｎ
接合の電気的に流れやすい部分に集中的に流れる為接合
破壊が生じる０通常の半導体装置はスクライプ線がＰ／
Ｎ接合で形成されておタイオンミリング全行うと前述の
接合破壊がスクライプ線において発生し製造上大きな問
題となる。
不発明の目的は、これらの接合破壊を改善するものであ
Ｖ安定にイオンミリングが実行する方法を提供すること
にある・ 接合破壊の原因は前述のようにＰ／Ｎ接合のある極部に
集中的にイオン電流が流れる為でめハこの電流の流れを
防ぐことに、ｌ：り接合破壊を防止出来る。
Ｖ安定にイオンミリングが実行する方法を提供すること
にある・ 接合破壊の原因は前述のようにＰ／Ｎ接合のある極部に
集中的にイオン電流が流れる為でめハこの電流の流れを
防ぐことに、ｌ：り接合破壊を防止出来る。
そこで本発明によれば＃！−導体装置のスクライプ線の
Ｐ／Ｎ接合を有する基板ｔ１イオンミリング装置の基板
ホルダーから電気的に絶縁すること全特徴とする半導体
装置のイオンミリング方法を得る・ 次に、図面？参照して不発明をより詳細に説明する・ 本発明の一実施例によれば、第１図に示すよう、イオン
ミリング装置はコイルｌで囲まれたアノード２内にフィ
ラメント３上層しており、フィラメント３からのイオン
はカソード４お工び中性化フィラメント５全通して千尋
体基板７の載置された基板６に照射される。半導体基板
７は基板６に与えられている接地電位から電気的に絶縁
させるために、第２図に示すように、２層１７． １９
，２０およびＮ７輪１８の形成されたＮ型基板１６の裏
面にシリコン酸化膜２４ｖｆ−形成しておく、尚２１は
表面酸化膜、２２．２３は金属配線層である。このよう
ＩｃＮ型基板１６の裏面を酸化膜２４でおおっておくこ
とにより、イオンミリング装置ン板ホルダー６に電流が
流れず、従って接合破壊は発生せず歩留が非常に安定す
る。イオノミリング終了後、牛導体基板表面全レジスト
膜で保１ウェトエッチ法でシリコン酸イト膜２４′Ｉ！
−エツチング除去することで半導体装置の選択エツチン
グが完成する。
Ｐ／Ｎ接合を有する基板ｔ１イオンミリング装置の基板
ホルダーから電気的に絶縁すること全特徴とする半導体
装置のイオンミリング方法を得る・ 次に、図面？参照して不発明をより詳細に説明する・ 本発明の一実施例によれば、第１図に示すよう、イオン
ミリング装置はコイルｌで囲まれたアノード２内にフィ
ラメント３上層しており、フィラメント３からのイオン
はカソード４お工び中性化フィラメント５全通して千尋
体基板７の載置された基板６に照射される。半導体基板
７は基板６に与えられている接地電位から電気的に絶縁
させるために、第２図に示すように、２層１７． １９
，２０およびＮ７輪１８の形成されたＮ型基板１６の裏
面にシリコン酸化膜２４ｖｆ−形成しておく、尚２１は
表面酸化膜、２２．２３は金属配線層である。このよう
ＩｃＮ型基板１６の裏面を酸化膜２４でおおっておくこ
とにより、イオンミリング装置ン板ホルダー６に電流が
流れず、従って接合破壊は発生せず歩留が非常に安定す
る。イオノミリング終了後、牛導体基板表面全レジスト
膜で保１ウェトエッチ法でシリコン酸イト膜２４′Ｉ！
−エツチング除去することで半導体装置の選択エツチン
グが完成する。
このように不発明によるイオンミリングによれば、接合
破壊が起きないでイオンミリングによるエツチング？す
ることが出来る。
破壊が起きないでイオンミリングによるエツチング？す
ることが出来る。
第１図はイオンミリング装置を闇単に示した図である。
第２凶は不発明の一実施例に用いられる半導体装置の断
面図である。 １・・・・・・コイル、２・・・・・・アノード、３・
・・・・・フイラメ／ト、４・・・・・・カソード、５
・・・・・・中１生化フィラメント、６・・・・・・基
板ホルダー、７・・・・・・半導体装置。 １６・・・・・・へ型基板、１７・・・・・・Ｐ層、１
８・・・・・Ｎ鳩、１９．２０・・・・・・Ｐ／Ｎ接合
スクライプ線、２１゜２４・・・・・・シリコン酸化膜
、２２．２３・・・・・・メタル層。
面図である。 １・・・・・・コイル、２・・・・・・アノード、３・
・・・・・フイラメ／ト、４・・・・・・カソード、５
・・・・・・中１生化フィラメント、６・・・・・・基
板ホルダー、７・・・・・・半導体装置。 １６・・・・・・へ型基板、１７・・・・・・Ｐ層、１
８・・・・・Ｎ鳩、１９．２０・・・・・・Ｐ／Ｎ接合
スクライプ線、２１゜２４・・・・・・シリコン酸化膜
、２２．２３・・・・・・メタル層。
Claims (1)
- 加速されたイオンにより半導体装置金工、チングする方
法においてＰ／Ｎ接合’１１する半導体装置を絶縁膜を
フ「シて接地を位に保持された基板上におき、加速され
たイオンでエツチングすることを特徴とするイオンミリ
ング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58177433A JPS6068617A (ja) | 1983-09-26 | 1983-09-26 | 半導体装置のイオンミリング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58177433A JPS6068617A (ja) | 1983-09-26 | 1983-09-26 | 半導体装置のイオンミリング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6068617A true JPS6068617A (ja) | 1985-04-19 |
Family
ID=16030853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58177433A Pending JPS6068617A (ja) | 1983-09-26 | 1983-09-26 | 半導体装置のイオンミリング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6068617A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63104334A (ja) * | 1986-10-21 | 1988-05-09 | Nec Corp | 半導体装置の製造方法 |
| KR100706799B1 (ko) | 2005-10-07 | 2007-04-12 | 삼성전자주식회사 | 필라멘트 부재 및 이를 가지는 이온 주입 장치의 이온 소스 |
| KR100706788B1 (ko) | 2005-11-17 | 2007-04-12 | 삼성전자주식회사 | 필라멘트 부재 및 이를 가지는 이온 주입 장치의 이온 소스 |
| CN119486221A (zh) * | 2024-10-30 | 2025-02-18 | 湖北九峰山实验室 | 一种半导体器件终端结构及其制备方法 |
-
1983
- 1983-09-26 JP JP58177433A patent/JPS6068617A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63104334A (ja) * | 1986-10-21 | 1988-05-09 | Nec Corp | 半導体装置の製造方法 |
| KR100706799B1 (ko) | 2005-10-07 | 2007-04-12 | 삼성전자주식회사 | 필라멘트 부재 및 이를 가지는 이온 주입 장치의 이온 소스 |
| KR100706788B1 (ko) | 2005-11-17 | 2007-04-12 | 삼성전자주식회사 | 필라멘트 부재 및 이를 가지는 이온 주입 장치의 이온 소스 |
| CN119486221A (zh) * | 2024-10-30 | 2025-02-18 | 湖北九峰山实验室 | 一种半导体器件终端结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI241634B (en) | Semiconductor device | |
| JPH0145694B2 (ja) | ||
| US5043290A (en) | Process for forming electrodes for semiconductor devices by focused ion beam technology | |
| US3596347A (en) | Method of making insulated gate field effect transistors using ion implantation | |
| JPS5887733A (ja) | 電子流放出半導体装置 | |
| US4119446A (en) | Method for forming a guarded Schottky barrier diode by ion-implantation | |
| US4076558A (en) | Method of high current ion implantation and charge reduction by simultaneous kerf implant | |
| JPH0467336B2 (ja) | ||
| JPS5816569A (ja) | 縦形ｍｏｓｆｅｔ | |
| US4948749A (en) | Process for forming electrodes for semiconductor devices | |
| JPS58111324A (ja) | 半導体装置の製造方法 | |
| JPS60189263A (ja) | 半導体電力制御素子及びその製造方法 | |
| JPS60263466A (ja) | Ｍｏｓ型半導体装置とその製造方法 | |
| JPH09298165A (ja) | 半導体素子の製造方法及び半導体素子の製造装置 | |
| JPH0555556A (ja) | 静電誘導サイリスタの製造方法 | |
| JPS63104334A (ja) | 半導体装置の製造方法 | |
| JPS5874081A (ja) | 半導体装置 | |
| JP4154928B2 (ja) | 半導体装置 | |
| JPH07297415A (ja) | 半導体装置とその製造方法 | |
| JPS6055658A (ja) | 半導体装置の製造方法 | |
| JPS58222537A (ja) | 半導体装置の製造方法 | |
| JPS5858742A (ja) | 半導体装置 | |
| JPS60233857A (ja) | 半導体装置の製造方法 | |
| JPH0423473A (ja) | 極薄膜再結晶化シリコン基板の形成方法 | |
| JPS61129868A (ja) | 半導体装置 |