JPS6068691A - チップ−オン−ボ−ド実装基板における電気的部品又は素子のリフロ−方法 - Google Patents
チップ−オン−ボ−ド実装基板における電気的部品又は素子のリフロ−方法Info
- Publication number
- JPS6068691A JPS6068691A JP17729283A JP17729283A JPS6068691A JP S6068691 A JPS6068691 A JP S6068691A JP 17729283 A JP17729283 A JP 17729283A JP 17729283 A JP17729283 A JP 17729283A JP S6068691 A JPS6068691 A JP S6068691A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- elements
- board
- reflowing
- electrical components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔仮相分野〕
本発明はチラノ−オン−ボード基板上の電気的回路を構
成する電気的部品又は素子のりフロ一方法に関する。
成する電気的部品又は素子のりフロ一方法に関する。
電子回路の実装において、適宜の配線を有する基板上に
各種電子素子チップたとえば半導体ＩＣチップを固着し
てなるチッグーオンーｄ？−ド基板が広く利用されてい
る。チッゾーオンービードの基板はたとえばセルロース
、紙、ガラス布、合成繊維布、ガラスマット等の補強基
材にフェノール樹脂、エポキシ樹脂、ポリエステル樹脂
１．Ｊ、リイミド樹脂等の熱硬化性樹脂を含浸させて得
られるシート状絶縁物を積層して作られる。基板には所
望の配線パターンを有する導体層が形成される。
各種電子素子チップたとえば半導体ＩＣチップを固着し
てなるチッグーオンーｄ？−ド基板が広く利用されてい
る。チッゾーオンービードの基板はたとえばセルロース
、紙、ガラス布、合成繊維布、ガラスマット等の補強基
材にフェノール樹脂、エポキシ樹脂、ポリエステル樹脂
１．Ｊ、リイミド樹脂等の熱硬化性樹脂を含浸させて得
られるシート状絶縁物を積層して作られる。基板には所
望の配線パターンを有する導体層が形成される。
この導体層の形成は、たとえば基板表面上に一面に導体
層を形成しておき、次いでエツチングによシ所望のパタ
ーン以外の導体を除去して行われる。
層を形成しておき、次いでエツチングによシ所望のパタ
ーン以外の導体を除去して行われる。
チップは適宜の接着剤を用いて基板表面に固層され、該
チップと基板の配線における導体端子部とが適宜金等の
ワイヤーにて接続される。テップ及びワイヤーメンディ
ング部分には保睦のため樹脂拐が付与され密封される。
チップと基板の配線における導体端子部とが適宜金等の
ワイヤーにて接続される。テップ及びワイヤーメンディ
ング部分には保睦のため樹脂拐が付与され密封される。
以上の如きチノゾーオンーぎ−ドにおいては基板表面に
電気回路を構成する電気的部品又は素子が設けられるが
、この際の電気的部品又は素子のりフローをオープン・
リフロー炉等の外部熱源を用いて行おうとすると、基板
全面にわたって加熱きれるのでチップ部分も温度がかな
シ上昇し、チッｆ 部分においてたとえばガラス布−エ
ポキシ積層板からなる基板とたとえばエポキシ樹脂から
なる保護材との熱的性質の差異等に基づきワイヤーボン
ディングがはずれる等の不都合が生じ易かった。このた
め、目的とする電気的部品又は素子のみにエネルギーを
集中して加えてリフローを行うことが考えられる。しか
しながら、この様な方法は繁雑であり、効率も低く、実
用的でない。
電気回路を構成する電気的部品又は素子が設けられるが
、この際の電気的部品又は素子のりフローをオープン・
リフロー炉等の外部熱源を用いて行おうとすると、基板
全面にわたって加熱きれるのでチップ部分も温度がかな
シ上昇し、チッｆ 部分においてたとえばガラス布−エ
ポキシ積層板からなる基板とたとえばエポキシ樹脂から
なる保護材との熱的性質の差異等に基づきワイヤーボン
ディングがはずれる等の不都合が生じ易かった。このた
め、目的とする電気的部品又は素子のみにエネルギーを
集中して加えてリフローを行うことが考えられる。しか
しながら、この様な方法は繁雑であり、効率も低く、実
用的でない。
本発明は、以上の如き従来技術に鑑み、チッグーオンー
ボード実装基板における電気的部品又は素子のりフロー
を効率よく行うこと全目的とする。
ボード実装基板における電気的部品又は素子のりフロー
を効率よく行うこと全目的とする。
第１図は本発明リフロ一方法を説明するための断面図で
ある。
ある。
本発明方法においてはりフロー用の熱源はチップ−オン
−デート実装基板全体に外部から加えられる。リフロー
炉内において基板１が載置用治具２上に載置される。基
板１上にはチップ３が固着されている。４は基板１の表
面上のリフローされるべき電気的部品又は素子である。
−デート実装基板全体に外部から加えられる。リフロー
炉内において基板１が載置用治具２上に載置される。基
板１上にはチップ３が固着されている。４は基板１の表
面上のリフローされるべき電気的部品又は素子である。
載置用治具２の載置面（即ち上面）にはチッｆ３の部分
に対応する位置に凹部５が形成されている。ここには空
気が閉じ込められておシ、この空気は断熱材として利用
される。基板１上にはチップ３を慎う如くに遮熱用治具
６が置かれている。該遮熱用治具６はチップ０３の周シ
に適度の空間７を形成せしめる形状であシ、但し上部は
あ壕シ大きくない開口を有していてもよい。この状態で
外部から加熱して電気的部品又は素子４をリフローせし
めても、チップ３は遮熱用治具６及び載置用治具２にょ
シ形成された空気層によシ断熱されているので、チップ
３が悪影９．ｒを受けることがない。尚、リフロ一時間
はそれ程長い時間ではないので、上記断熱効果は実用上
十分に有効である。
に対応する位置に凹部５が形成されている。ここには空
気が閉じ込められておシ、この空気は断熱材として利用
される。基板１上にはチップ３を慎う如くに遮熱用治具
６が置かれている。該遮熱用治具６はチップ０３の周シ
に適度の空間７を形成せしめる形状であシ、但し上部は
あ壕シ大きくない開口を有していてもよい。この状態で
外部から加熱して電気的部品又は素子４をリフローせし
めても、チップ３は遮熱用治具６及び載置用治具２にょ
シ形成された空気層によシ断熱されているので、チップ
３が悪影９．ｒを受けることがない。尚、リフロ一時間
はそれ程長い時間ではないので、上記断熱効果は実用上
十分に有効である。
以上の如き本発明のりフロ一方法によれば、チップを劣
化せしめることなく基板全体を外部から加熱して所望の
電気的部品又は素子のりフローが効率良く行われ、一括
大量処理が可能となる。
化せしめることなく基板全体を外部から加熱して所望の
電気的部品又は素子のりフローが効率良く行われ、一括
大量処理が可能となる。
第１図は本発明方法を説明するための断面図である。
１：基板、２：載置用治具、３：チップ、４：電気的部
品又は素子、５：凹部、６：遮熱用治具。 第１図 ２
品又は素子、５：凹部、６：遮熱用治具。 第１図 ２
Claims (2)
- （１）表面に回路パターンを有する基板上に電子素子チ
ッｆを固着し該素子と基板上の回路とをワイヤーＴビン
ディングし且つ該チップ及びワイヤーボンディング部分
を密封裸部してなる実装基板の表面の回路を構成する′
電気的部品又は素子をリフローするに際し、基板上の電
子素子チップ部分に遮熱用治具を置くことを特徴とする
、チップ−オン−ボード実装基板における電気的部品又
は素子のりフロ一方法。 - （２）基板全治具上に載置し、該載置用治具の表面には
電子素子チップ部分に対応する部分に四部が形成されて
いる、第１項のりフロ一方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17729283A JPS6068691A (ja) | 1983-09-26 | 1983-09-26 | チップ−オン−ボ−ド実装基板における電気的部品又は素子のリフロ−方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17729283A JPS6068691A (ja) | 1983-09-26 | 1983-09-26 | チップ−オン−ボ−ド実装基板における電気的部品又は素子のリフロ−方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6068691A true JPS6068691A (ja) | 1985-04-19 |
| JPH0562477B2 JPH0562477B2 (ja) | 1993-09-08 |
Family
ID=16028467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17729283A Granted JPS6068691A (ja) | 1983-09-26 | 1983-09-26 | チップ−オン−ボ−ド実装基板における電気的部品又は素子のリフロ−方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6068691A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1989007779A1 (fr) * | 1988-02-16 | 1989-08-24 | Fujitsu Limited | Procede de fixation d'elements optiques cylindriques et d'elements electriques |
| JP2009130293A (ja) * | 2007-11-27 | 2009-06-11 | Panasonic Electric Works Co Ltd | 実装方法 |
-
1983
- 1983-09-26 JP JP17729283A patent/JPS6068691A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1989007779A1 (fr) * | 1988-02-16 | 1989-08-24 | Fujitsu Limited | Procede de fixation d'elements optiques cylindriques et d'elements electriques |
| JP2009130293A (ja) * | 2007-11-27 | 2009-06-11 | Panasonic Electric Works Co Ltd | 実装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0562477B2 (ja) | 1993-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5519936A (en) | Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5773884A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| JPWO2000002244A1 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPWO2000002245A1 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPWO2000002243A1 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPS6068691A (ja) | チップ−オン−ボ−ド実装基板における電気的部品又は素子のリフロ−方法 | |
| JP2925722B2 (ja) | ハーメチックシール型電気回路装置 | |
| JPH1051034A (ja) | 面実装型電子部品、その製造方法、これを回路基板上に実装する方法、およびこれを実装した回路基板 | |
| JPH06334070A (ja) | 混成集積回路装置 | |
| JPS63284831A (ja) | 混成集積回路の製造方法 | |
| GB2090072A (en) | Package for Electronic Components | |
| JPS5994897A (ja) | 混成集積回路の製造方法 | |
| JP2798861B2 (ja) | 混成集積回路装置 | |
| JP3232954B2 (ja) | 電子部品の製造方法 | |
| JPH0831679B2 (ja) | フレキシブル基板への電子部品の取付構造及びその取付方法 | |
| JPH10289929A (ja) | 表面実装部品の実装方法 | |
| JPH04150061A (ja) | 半導体装置 | |
| JPH06268094A (ja) | 混成集積回路 | |
| JPH0770670B2 (ja) | 放熱板付き半導体装置の製造方法 | |
| JP2752286B2 (ja) | 混成集積回路装置 | |
| JPH03219691A (ja) | 回路基板における部品実装方法 | |
| JPH0352260A (ja) | 電子回路装置 | |
| JPS5846659A (ja) | 電子回路装置 | |
| JPS61287192A (ja) | 電子素子用チツプキヤリア |