JPS6069736A - 乗算器 - Google Patents
乗算器Info
- Publication number
- JPS6069736A JPS6069736A JP17621083A JP17621083A JPS6069736A JP S6069736 A JPS6069736 A JP S6069736A JP 17621083 A JP17621083 A JP 17621083A JP 17621083 A JP17621083 A JP 17621083A JP S6069736 A JPS6069736 A JP S6069736A
- Authority
- JP
- Japan
- Prior art keywords
- precision
- data
- double
- register
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
- G06F7/487—Multiplying; Dividing
- G06F7/4876—Multiplying
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、７０一テイノグ演典回路に・床９、特Ｖこ、
■ＥＥＥ４準フローティ／グデータ７オーマントを用い
るベクトル演算を高速に大行Ｊ−るパイブライ／尿尊器
に関する。
■ＥＥＥ４準フローティ／グデータ７オーマントを用い
るベクトル演算を高速に大行Ｊ−るパイブライ／尿尊器
に関する。
〔発明の背景」
ノロ−ティ７グデータで来Ａ、Ｃ央行する暑せ、関数演
其等では桁＋！２！ｒちｒ防ぐために倍精度で乗算する
ことが必賛となる。
其等では桁＋！２！ｒちｒ防ぐために倍精度で乗算する
ことが必賛となる。
５ＩＮ（入）を解く拗せの処理手順は仄のようになる。
（１）Ｘ＝−Ｆ十−１に分離する。
２
（−１＜Ｆ＜１．ｌ ：置数）
（４） ５ＩＮ（−・Ｆ ）τ氷めゐ。
（２）ＶこＰいて２／πが匿桔度データで与えられｌい
とＩＸｌ〉π／２の場合、（２／π・Ｘ）から小以都Ｆ
ｆ取り出し１ことさ小数都Ｆｒこ桁洛らが生し、＋ｉＬ
が床でない。この桁／８らＣ防ぐため、２／πτ后梢度
データで４ん、Ｘｔ単梢度データから活椙度データＶＣ
変換し、倍祠度米其を行なったのでは、酸分な処理のた
め注ＩＩヒは下ｔしてしよう。
とＩＸｌ〉π／２の場合、（２／π・Ｘ）から小以都Ｆ
ｆ取り出し１ことさ小数都Ｆｒこ桁洛らが生し、＋ｉＬ
が床でない。この桁／８らＣ防ぐため、２／πτ后梢度
データで４ん、Ｘｔ単梢度データから活椙度データＶＣ
変換し、倍祠度米其を行なったのでは、酸分な処理のた
め注ＩＩヒは下ｔしてしよう。
不祐明の目的は、単精度と倍４ｎ度のビット艮が異な／
）４甘に（率４ｆ１度）Ｘ（ｆｉｒ謂就〕の乗算全行な
い、その釆昇威釆を惜梢にで出力子ゐパイグライア乗算
器を提供するにるる。
）４甘に（率４ｆ１度）Ｘ（ｆｉｒ謂就〕の乗算全行な
い、その釆昇威釆を惜梢にで出力子ゐパイグライア乗算
器を提供するにるる。
不発明のＡ点はパイプライ／乗真器で実乗算器演算とし
て、単精度データと倍精度データの乗算結果を倍精度デ
ータで出力する愼能τもたせるにめる。
て、単精度データと倍精度データの乗算結果を倍精度デ
ータで出力する愼能τもたせるにめる。
第１図ｙＣＩ Ｅ Ｅ Ｅ像準フローティングフォーマ
ットの単精度と倍精度のデータ金示す。このフォーマッ
トで衣魂さｊＬるデータは、Ｓを符号部、Ｅ Ｂ ＨＥ
Ｄをすｈ数郡、Ｆｇ 、 ）’Ｄ ｅ仮数部として、ａ
−ＢＢ 単４〃度：（−１Ｊ−・２ ・（１，Ｆａ ）ＢＤ−１
０ １ｔ￥４匿：（−１）”・２ ・（１，ＦＤ ）である
。但し、ｋ３ｓ 、 ＢＤはそｎぞれ単精度、倍々官役
のｄ旨１１ｔｉのバイアス分でるる。′第２凶にパイプ
ライン乗算器の構成を示す。図りこνいて、ｌはパイプ
ライン末真番金制御するマイクロプログラムコノトロー
ラ、２ｒｌ：ハイプライ／末舅器第１ステージ、３はパ
イ１２り５乗Ｋｍ第３ステージ、ｂｋよパイプ２イ／乗
昇器第４ステージ、ｘ−ｉ〜ｌ −４ｙ；Ｌマイクロプ
ロクラムコ／トローラよジ出カされるパイプライン乗メ
器の市Ｕ＠信号、２−１はパイプライ／来算ｉｇ圧大刀
信号、２−２はバイグライア米昇器右入力１ｉ１＋ｊｓ
２３はパイグンイン米Ａ器出カ１Ｂ号でるる。
ットの単精度と倍精度のデータ金示す。このフォーマッ
トで衣魂さｊＬるデータは、Ｓを符号部、Ｅ Ｂ ＨＥ
Ｄをすｈ数郡、Ｆｇ 、 ）’Ｄ ｅ仮数部として、ａ
−ＢＢ 単４〃度：（−１Ｊ−・２ ・（１，Ｆａ ）ＢＤ−１
０ １ｔ￥４匿：（−１）”・２ ・（１，ＦＤ ）である
。但し、ｋ３ｓ 、 ＢＤはそｎぞれ単精度、倍々官役
のｄ旨１１ｔｉのバイアス分でるる。′第２凶にパイプ
ライン乗算器の構成を示す。図りこνいて、ｌはパイプ
ライン末真番金制御するマイクロプログラムコノトロー
ラ、２ｒｌ：ハイプライ／末舅器第１ステージ、３はパ
イ１２り５乗Ｋｍ第３ステージ、ｂｋよパイプ２イ／乗
昇器第４ステージ、ｘ−ｉ〜ｌ −４ｙ；Ｌマイクロプ
ロクラムコ／トローラよジ出カされるパイプライン乗メ
器の市Ｕ＠信号、２−１はパイプライ／来算ｉｇ圧大刀
信号、２−２はバイグライア米昇器右入力１ｉ１＋ｊｓ
２３はパイグンイン米Ａ器出カ１Ｂ号でるる。
第３図にバイグライン乗扉器の詳細偶成を示す。
図１こ２いて、１０１，１０２は指数部入力制御回路、
１０３，１０４ｒｔ：入力ｔｉ ｅ ｄｉ（（ｌ：ラッ
チすルレジスタ、１０５はへカ擢敢部ｋ）用昇すゐ刀口
昇蕗、１０７は力Ｉｌｌ舅命１０６の加昇給米【ラッチ
するレジスタ、１０８はレジスタｌυ７の円台τその筐
よラッチするレジスタ、１ｃＪ９ｒ、ｉ指数部の演ｊ結
米ｔ′ｔのまま出力するか、■、硼典して田カする加其
器、ｌ ｌ ０Ｄｌｘ、有人カイ＋号ＫＥ Ｑ Ｒｆｂ
Ｅ、 ＯＲ回路、ＩｌｌはＥ ＯＲ回路１１１１の出
カτラッチするレジスタ、ｌ ｌ ２ｒｔｌ ｌ ｌの
円台ｆ’ｔのままランチするレジスタ、１１３は１１２
の円台ｔそのままラッチするレジスタ、１１４，１１５
は仮数部人力制御ｔｇｌ１４．１１６，１１７は人力仮
数部ｔ２ンチ′″ｊ′ゐレジスタ、１１８ｖ′ｉ、丘側
板数部と石側板畝部金来算する宋昇需、１１９は仮数部
を乗算し７′ＣＳ分＄ｔラッチするレジスタ、１２０ｒ
ｉ１１９１ｃランチされた郡分槓ｔガロ鼻する刃口算器
、１２１は１２０の加ｎ結果全２ソチするレジスタ、１
２２は１２１にラッチされた刀ｑ算精米を３２ピント丘
シフトするゾノタ、１２３は＠０″か／フタ１２２の出
力全セレクトすゐセレクタ、工２４はレジスタ１２１ｃ
ｔ）Ｉｉｌ力勿そのまｉ出力すゐか、１ピント石シフト
した１直・と出力するかτセレクトするセレクタ、１２
５は出力′ｉｔｉ制御回路、１２６はビット補正が必要
かどうかｔセレクトするピント補正制１１１４１回路、
１２７はバイアス補正値、２−４゜２−５は入力１６号
２−１．２−２から指数部人力霜１ｊｆ４回路１０１，
１０１こ工つてと９出された指数部人力１６号、２−（
ｉ、２−７は入力情号２−１゜２−２から仮−ａ都人力
制御回路１１４，１１５によって取り出さＡ７’（仮数
部入力信号、２−８は符号都演昇精釆、２−９は指数部
演算結果、２−１０は仮数部演算結果でるる。
１０３，１０４ｒｔ：入力ｔｉ ｅ ｄｉ（（ｌ：ラッ
チすルレジスタ、１０５はへカ擢敢部ｋ）用昇すゐ刀口
昇蕗、１０７は力Ｉｌｌ舅命１０６の加昇給米【ラッチ
するレジスタ、１０８はレジスタｌυ７の円台τその筐
よラッチするレジスタ、１ｃＪ９ｒ、ｉ指数部の演ｊ結
米ｔ′ｔのまま出力するか、■、硼典して田カする加其
器、ｌ ｌ ０Ｄｌｘ、有人カイ＋号ＫＥ Ｑ Ｒｆｂ
Ｅ、 ＯＲ回路、ＩｌｌはＥ ＯＲ回路１１１１の出
カτラッチするレジスタ、ｌ ｌ ２ｒｔｌ ｌ ｌの
円台ｆ’ｔのままランチするレジスタ、１１３は１１２
の円台ｔそのままラッチするレジスタ、１１４，１１５
は仮数部人力制御ｔｇｌ１４．１１６，１１７は人力仮
数部ｔ２ンチ′″ｊ′ゐレジスタ、１１８ｖ′ｉ、丘側
板数部と石側板畝部金来算する宋昇需、１１９は仮数部
を乗算し７′ＣＳ分＄ｔラッチするレジスタ、１２０ｒ
ｉ１１９１ｃランチされた郡分槓ｔガロ鼻する刃口算器
、１２１は１２０の加ｎ結果全２ソチするレジスタ、１
２２は１２１にラッチされた刀ｑ算精米を３２ピント丘
シフトするゾノタ、１２３は＠０″か／フタ１２２の出
力全セレクトすゐセレクタ、工２４はレジスタ１２１ｃ
ｔ）Ｉｉｌ力勿そのまｉ出力すゐか、１ピント石シフト
した１直・と出力するかτセレクトするセレクタ、１２
５は出力′ｉｔｉ制御回路、１２６はビット補正が必要
かどうかｔセレクトするピント補正制１１１４１回路、
１２７はバイアス補正値、２−４゜２−５は入力１６号
２−１．２−２から指数部人力霜１ｊｆ４回路１０１，
１０１こ工つてと９出された指数部人力１６号、２−（
ｉ、２−７は入力情号２−１゜２−２から仮−ａ都人力
制御回路１１４，１１５によって取り出さＡ７’（仮数
部入力信号、２−８は符号都演昇精釆、２−９は指数部
演算結果、２−１０は仮数部演算結果でるる。
（単精度データ）Ｘ（倍精度データ）を実行したときの
手順を以下に説明する。
手順を以下に説明する。
まず、第１ステージ２の圧入力２−１に単精度データが
、右入力２−２に倍精度データ上位３２ピントが転送さ
れる。このときマイクロプログラムコノトローラｌよ＃
）ｍｌステージ２に対し入力制御１Ｒ号１−１が出力さ
れ、指数部入力制御回路１０１．１０２によシ左人力２
−１１右人力２−２の指数部２−４．２−５が出力され
る。第４図に指数部入力制御回路１０１１２）構成を示
す。図にお゛いて、１−ｉｌ、１−１２は入力制御信号
ｌ−１に含まれる左人力ｌｕｕ呻信号で、左入力データ
が単精度データのとき１−ｉｉが°ｌ″、倍精度データ
王立３２ピントのとき１−１２が′１”となシ、単精度
、倍精度それぞれの場合の圧入力データの指数部２−４
が出力される。１０２もｌＯｌと同じ構成で、入力制御
信号１−１に含まれる右入力１ｆｆｌＪ １即信号によ
り右入力データの指数部２−５が出力される。この場合
は、圧入力２−１が単精度データ、右入力２−２が倍ｓ
就データ上位３２ビットであるので、レジスタ１０３に
：は単精度データの指数部、レジスタ１０４には倍稍に
データの指数部がセットされる。仮数部入力制御回路１
１４．１１５によ多座入力２−１、右入力２−２の仮数
部２−６．２−７が出力される。第５図に仮数部入力制
御回路１１４の構成分水す。図に２いて、１−１１．１
−１２．１−１３は入力制御信号１−１に宮よれる左入
力制御信号で、圧入力データが単精度データのとき、１
−１１が“１″、倍槽メデータ上位３２ビットのとき、
１−１２が１″、倍精度データ下位３２ピントのとき、
１−１３が”１″となシ、単精度、倍精度上位３２ビッ
トそｔぞれの場合の左入力データの仮数部２−６が出力
される。１１５も１１４と構成は同じで、入力制御信号
１−１に含まれる右人力制御信号によシ右人力データの
仮数部２−７が出力される。この場合は、仮数部２−６
の０〜７ビツト目に０，８ピント目にｌ＃、９〜３１ビ
ツト目に左入力単精度データの仮数部が出力され、仮数
部２−７００〜ｌＯビツト目に０．１１ビツト目に“１
１′、１２〜３１ビツト目に右入力倍精度データ上位″
３２ピントに含まれる仮数部が出力され、レジスタ１１
６，１１７にセントされる。２−６の８ビツト目と２−
７の１１ピント目に１を出力したのは、データフォーマ
ット上、かくされたピントを立てるだめのものである。
、右入力２−２に倍精度データ上位３２ピントが転送さ
れる。このときマイクロプログラムコノトローラｌよ＃
）ｍｌステージ２に対し入力制御１Ｒ号１−１が出力さ
れ、指数部入力制御回路１０１．１０２によシ左人力２
−１１右人力２−２の指数部２−４．２−５が出力され
る。第４図に指数部入力制御回路１０１１２）構成を示
す。図にお゛いて、１−ｉｌ、１−１２は入力制御信号
ｌ−１に含まれる左人力ｌｕｕ呻信号で、左入力データ
が単精度データのとき１−ｉｉが°ｌ″、倍精度データ
王立３２ピントのとき１−１２が′１”となシ、単精度
、倍精度それぞれの場合の圧入力データの指数部２−４
が出力される。１０２もｌＯｌと同じ構成で、入力制御
信号１−１に含まれる右入力１ｆｆｌＪ １即信号によ
り右入力データの指数部２−５が出力される。この場合
は、圧入力２−１が単精度データ、右入力２−２が倍ｓ
就データ上位３２ビットであるので、レジスタ１０３に
：は単精度データの指数部、レジスタ１０４には倍稍に
データの指数部がセットされる。仮数部入力制御回路１
１４．１１５によ多座入力２−１、右入力２−２の仮数
部２−６．２−７が出力される。第５図に仮数部入力制
御回路１１４の構成分水す。図に２いて、１−１１．１
−１２．１−１３は入力制御信号１−１に宮よれる左入
力制御信号で、圧入力データが単精度データのとき、１
−１１が“１″、倍槽メデータ上位３２ビットのとき、
１−１２が１″、倍精度データ下位３２ピントのとき、
１−１３が”１″となシ、単精度、倍精度上位３２ビッ
トそｔぞれの場合の左入力データの仮数部２−６が出力
される。１１５も１１４と構成は同じで、入力制御信号
１−１に含まれる右人力制御信号によシ右人力データの
仮数部２−７が出力される。この場合は、仮数部２−６
の０〜７ビツト目に０，８ピント目にｌ＃、９〜３１ビ
ツト目に左入力単精度データの仮数部が出力され、仮数
部２−７００〜ｌＯビツト目に０．１１ビツト目に“１
１′、１２〜３１ビツト目に右入力倍精度データ上位″
３２ピントに含まれる仮数部が出力され、レジスタ１１
６，１１７にセントされる。２−６の８ビツト目と２−
７の１１ピント目に１を出力したのは、データフォーマ
ット上、かくされたピントを立てるだめのものである。
禰も６図にレジスタ１１６，１１７にセットされたデー
タ分水す。
タ分水す。
図において、６−１０ＦＳは左入力の単精度データの仮
数部、６−２のＦＤυは右人力のＩ音稍度データ上位３
２ビットに富まれる反数部データでるる。
数部、６−２のＦＤυは右人力のＩ音稍度データ上位３
２ビットに富まれる反数部データでるる。
ＦＯＲＩＩＯによシ左右入力データの符号部τＥＯ几し
た結果がレジスタ１１１にセットされる。
た結果がレジスタ１１１にセットされる。
次のマン／サイクルでは、第ｌステージ２の右入力信号
線２−２に残シの倍精度データ下位３２ピントが転送さ
れる。このときマイクロプログラムコノトローラｌより
第１ステージ２に対し入力制御卸１ｇ号１−１６が出力
される。１−１６が“１２のとき仮数部入力制御回路１
１７によシ、右入力信号線２−２のデータがそのままレ
ジスタ１１７にセントされる。レジスタ１１７にセント
されたデータτｖＪＧ図の６−３に示す。第ｌステージ
２の１１７以外のレジスタは更新しない。第２ステージ
では、最初のマシンサイクルでレジスタ１．０３，１０
４にセントされ７ｃ指数部を加算し、その結果とバイア
ヌ１厘Ｂｓ金？）Ｊｃ算する。この場合は（単精度）ｘ
（ｌ精度）の演算を実行するので、指数部は ′）−ｎｏ （ｇｓ−ｇＤ−ｉｎ １−Ｂｌ１２″＋−
ｓ″×２’ ＝２ の計算をする必要がるる。倍精度で出力するためには、
指数部を加算した結果にバイアス値Ｂｓを減算する必要
がめる。バイアス値を減算した結果をレジスタ１０７に
セットする。レジスタエｌ工の内容はそのままレジスタ
１１２にセントされる。
線２−２に残シの倍精度データ下位３２ピントが転送さ
れる。このときマイクロプログラムコノトローラｌより
第１ステージ２に対し入力制御卸１ｇ号１−１６が出力
される。１−１６が“１２のとき仮数部入力制御回路１
１７によシ、右入力信号線２−２のデータがそのままレ
ジスタ１１７にセントされる。レジスタ１１７にセント
されたデータτｖＪＧ図の６−３に示す。第ｌステージ
２の１１７以外のレジスタは更新しない。第２ステージ
では、最初のマシンサイクルでレジスタ１．０３，１０
４にセントされ７ｃ指数部を加算し、その結果とバイア
ヌ１厘Ｂｓ金？）Ｊｃ算する。この場合は（単精度）ｘ
（ｌ精度）の演算を実行するので、指数部は ′）−ｎｏ （ｇｓ−ｇＤ−ｉｎ １−Ｂｌ１２″＋−
ｓ″×２’ ＝２ の計算をする必要がるる。倍精度で出力するためには、
指数部を加算した結果にバイアス値Ｂｓを減算する必要
がめる。バイアス値を減算した結果をレジスタ１０７に
セットする。レジスタエｌ工の内容はそのままレジスタ
１１２にセントされる。
乗算器１１８では、最初のマシンサイクルでレジスタ１
１６，１１７にセントされたデータを乗算し、その部分
積ｔレジスタ１１９にセントする。
１６，１１７にセントされたデータを乗算し、その部分
積ｔレジスタ１１９にセントする。
次のマシンサイクルでは、第２ステージ３の乗算器１１
８で、敢初のマシンサイクルでレジスタ１１６にセント
された単精度データの仮数部６−１と２４目のマシンサ
イクルでレジス久１１７にセットされた倍硝屁データ下
位３２ビット６−３が乗算され、部分積がレジスタ１１
９にセントされる。第３ステージでは、レジスタ１０７
の内容がレジスタ１０８に、レジスタ１１２の内容カレ
ジスタ１１３にそのままセントされる。ニー目のマシン
サイクルでレジスタ１１９にセントされた単４波データ
の仮数部６−１と倍精度データ下位３２ビットを乗算し
た部分、ｔａを加算器１２０で加算し、その結果ｔレジ
スタ１２１へセットｆる。
８で、敢初のマシンサイクルでレジスタ１１６にセント
された単精度データの仮数部６−１と２４目のマシンサ
イクルでレジス久１１７にセットされた倍硝屁データ下
位３２ビット６−３が乗算され、部分積がレジスタ１１
９にセントされる。第３ステージでは、レジスタ１０７
の内容がレジスタ１０８に、レジスタ１１２の内容カレ
ジスタ１１３にそのままセントされる。ニー目のマシン
サイクルでレジスタ１１９にセントされた単４波データ
の仮数部６−１と倍精度データ下位３２ビットを乗算し
た部分、ｔａを加算器１２０で加算し、その結果ｔレジ
スタ１２１へセットｆる。
次のマシンサイクルでは、３４ｉ目のマシンサイクルで
レジスタ１１９にセントされた内容と、レジスタ１２１
にセントされた内ｄｔンフク１２２で圧へ３２ヒ′ノド
シフトしたものケ力ロ算五番１２０で力ｎ算し、その結
果全レジスタ１２１ヘセントする。そのときの刀ａＸの
状ｊ法を第７図Ｖこ示す。図に２いて、８−１．８−２
はレジスタ１２１にセントされた仮数部乗真精釆のビッ
ト構成図で、８−１は最上位ピントから桁上げがめった
場合、８−２は桁上げがなかった場合を示す。
レジスタ１１９にセントされた内容と、レジスタ１２１
にセントされた内ｄｔンフク１２２で圧へ３２ヒ′ノド
シフトしたものケ力ロ算五番１２０で力ｎ算し、その結
果全レジスタ１２１ヘセントする。そのときの刀ａＸの
状ｊ法を第７図Ｖこ示す。図に２いて、８−１．８−２
はレジスタ１２１にセントされた仮数部乗真精釆のビッ
ト構成図で、８−１は最上位ピントから桁上げがめった
場合、８−２は桁上げがなかった場合を示す。
次の７７７サイクルでは、最初ピント補正が必要かどう
かｔビット補正制御回路１２６によってセレクトし、必
要かどうかに従って、レジスタ１０８．１１３，１２１
の内容を出力制御回路１２５によって出力する。第８図
に出力制御ｇ１回路１２５の構成を示す。図に２いて、
１−４１．１−４２，１−４３は、マイクロプログラム
コントローラｌＪ：ｐｉ４ステージ５に対して出力され
る信号１−４に含まれる信号で、１−４１は単精度乗算
結果を出力するときに“１″となシ、１−４２は（単精
夏ン×（缶精就）の乗算結果を陪硝匿で出力するときに
“ｌ＃となり、１−４３は倍精度乗算結果を出力すると
きに”ｌ″となる。ビット補正が必要でないならばレジ
スタ１１３０内谷を乗算結果出力信号線２−３００ビツ
ト目に、レジスタ１０８の０〜１０ビット目ｆｉ：２−
３の１〜１１ビツト目に、レジスタ１２工の２〜５３ピ
ント目τ２−３の１２〜６３ビツト目に出力する。
かｔビット補正制御回路１２６によってセレクトし、必
要かどうかに従って、レジスタ１０８．１１３，１２１
の内容を出力制御回路１２５によって出力する。第８図
に出力制御ｇ１回路１２５の構成を示す。図に２いて、
１−４１．１−４２，１−４３は、マイクロプログラム
コントローラｌＪ：ｐｉ４ステージ５に対して出力され
る信号１−４に含まれる信号で、１−４１は単精度乗算
結果を出力するときに“１″となシ、１−４２は（単精
夏ン×（缶精就）の乗算結果を陪硝匿で出力するときに
“ｌ＃となり、１−４３は倍精度乗算結果を出力すると
きに”ｌ″となる。ビット補正が必要でないならばレジ
スタ１１３０内谷を乗算結果出力信号線２−３００ビツ
ト目に、レジスタ１０８の０〜１０ビット目ｆｉ：２−
３の１〜１１ビツト目に、レジスタ１２工の２〜５３ピ
ント目τ２−３の１２〜６３ビツト目に出力する。
ビット補正が必要ならば、レジスタ１１３の内容２−３
００ピント目に、レジスタ１０８の内容を加算器１０９
によってｉ ７Ｊａえてその結果を２−３の１〜１１ビ
ツト目に、レジスタｌ ２１（Ｄｌ〜５１ビット目の内
容ｔシフタ１２４によって１ビツト右シフトすることに
より２−３の１２〜６３ビツト目に出力する。以上のよ
うにして乗算結果出力信号線２−３に（単槓贋）Ｘ（倍
精度）の乗算結果が１音４度で出力される。
００ピント目に、レジスタ１０８の内容を加算器１０９
によってｉ ７Ｊａえてその結果を２−３の１〜１１ビ
ツト目に、レジスタｌ ２１（Ｄｌ〜５１ビット目の内
容ｔシフタ１２４によって１ビツト右シフトすることに
より２−３の１２〜６３ビツト目に出力する。以上のよ
うにして乗算結果出力信号線２−３に（単槓贋）Ｘ（倍
精度）の乗算結果が１音４度で出力される。
不発明によれば、（単精度）×（倍精度）の乗算を行な
い倍精度で出力することができるので、硝反ｒ保つｆｃ
まま関数演算を高速化できる。
い倍精度で出力することができるので、硝反ｒ保つｆｃ
まま関数演算を高速化できる。
第１図はＩＥＥＥ標準フローティングデータフォーマッ
ト図、第２図はパイプライン乗算器概略図、第３図はパ
イプライフ乗算器詳細図、第４図は第３図に２けるｌＯ
ｌの構成図、第５図は第３図に２ける１１４の構成図、
第６図は第３図における１１６，１１７にセントされる
データの説明図、第７図は仮数部乗算時のピント構成図
、第８図はｇ３図に２ける１２５の構成図でめる。 １０１・・・指数部入力制御回路、１１４・・・仮数部
Δ第 １ 日 第１頁の続き ０発 明 者 原 秀 幸 日立重大みか町５丁目か工
場内 ２番１号 株式会社日立製作所大み
ト図、第２図はパイプライン乗算器概略図、第３図はパ
イプライフ乗算器詳細図、第４図は第３図に２けるｌＯ
ｌの構成図、第５図は第３図に２ける１１４の構成図、
第６図は第３図における１１６，１１７にセントされる
データの説明図、第７図は仮数部乗算時のピント構成図
、第８図はｇ３図に２ける１２５の構成図でめる。 １０１・・・指数部入力制御回路、１１４・・・仮数部
Δ第 １ 日 第１頁の続き ０発 明 者 原 秀 幸 日立重大みか町５丁目か工
場内 ２番１号 株式会社日立製作所大み
Claims (1)
- 工、単イ・ｎ度、倍槽贋■ｊｔ大行する回路に２いて、
単梢就、１ｆ槓度の指定（よシ、宿ｆｊｉ都と仮数部を
選択する回路、前記指数部の演其をする回路、前記仮数
部の乗算器する回路、ｎａ記仮数都の乗算精米に従い前
記指数郡金匍正する回路、単梢度末算績釆を単／ｒ＊夏
で出力するか、惰梢度乗算結果金倍精度で出力するか、
（単梢就）Ｘ（倍精度）の来Ｉ結釆Ｃ倍槽就で出力する
かに応じてデータ全出力する回路、（＋、ｆ！反ＸＸ（
惜・消波）の米算τ行ない、七の乗算精米を倍精度のデ
ータで重力するｔ２１路からなること金％倣とする乗算
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17621083A JPS6069736A (ja) | 1983-09-26 | 1983-09-26 | 乗算器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17621083A JPS6069736A (ja) | 1983-09-26 | 1983-09-26 | 乗算器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6069736A true JPS6069736A (ja) | 1985-04-20 |
Family
ID=16009544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17621083A Pending JPS6069736A (ja) | 1983-09-26 | 1983-09-26 | 乗算器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6069736A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04140827A (ja) * | 1990-10-02 | 1992-05-14 | Fujitsu Ten Ltd | 浮動小数点表示データの演算方法 |
-
1983
- 1983-09-26 JP JP17621083A patent/JPS6069736A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04140827A (ja) * | 1990-10-02 | 1992-05-14 | Fujitsu Ten Ltd | 浮動小数点表示データの演算方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6115729A (en) | Floating point multiply-accumulate unit | |
| JPS6347874A (ja) | 算術演算装置 | |
| US4866652A (en) | Floating point unit using combined multiply and ALU functions | |
| JPH09269891A (ja) | 部分積加算方法および装置、浮動小数点乗算方法および装置、浮動小数点積和演算方法および装置 | |
| JP2012528391A (ja) | 飽和を伴う整数乗算および乗算加算演算 | |
| JPH03164932A (ja) | 演算回路と演算回路のデータ処理法 | |
| JPS60140429A (ja) | １０進乗算装置 | |
| JPS6069736A (ja) | 乗算器 | |
| KR100317767B1 (ko) | 부동 소수점 2진 4 워드 포맷 승산 명령 유닛 | |
| JPH0519170B2 (ja) | ||
| JPS59154542A (ja) | 乗算装置 | |
| TWI261193B (en) | Two's complement circuit | |
| JPH03192429A (ja) | 平方根演算装置 | |
| JPS58101343A (ja) | 乗算方式 | |
| JPH0251732A (ja) | 浮動小数点演算器 | |
| JPS6086671A (ja) | 除算回路 | |
| JPS6116325A (ja) | 浮動小数点演算方式 | |
| JPH03288927A (ja) | 平方根演算装置 | |
| JPS59197936A (ja) | デイジタル信号処理方式 | |
| JPS6149234A (ja) | 浮動小数点乗算回路 | |
| JPS63254525A (ja) | 除算装置 | |
| SU608156A1 (ru) | Устройство дл умножени | |
| JPS6280764A (ja) | 浮動小数点積和演算器 | |
| JPH1069372A (ja) | 演算実行方法及び演算装置 | |
| SU1305666A1 (ru) | Устройство дл умножени |