JPS60699B2 - デ−タ処理システム - Google Patents
デ−タ処理システムInfo
- Publication number
- JPS60699B2 JPS60699B2 JP53079599A JP7959978A JPS60699B2 JP S60699 B2 JPS60699 B2 JP S60699B2 JP 53079599 A JP53079599 A JP 53079599A JP 7959978 A JP7959978 A JP 7959978A JP S60699 B2 JPS60699 B2 JP S60699B2
- Authority
- JP
- Japan
- Prior art keywords
- processing system
- data processing
- item
- program
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
本発明は、プログラムなどの誤りを迅速に見つけ出すこ
との出来るデータ処理システムに関するものである。
との出来るデータ処理システムに関するものである。
プログラムの生産コストはプログラムステップ数に比例
的に増大せず、むしろ指数関数的に増大する。
的に増大せず、むしろ指数関数的に増大する。
プログラムの生産コストを低減するため、プログラムの
デバックを迅速且つ安価に行うことが望まれている。し
かしながら、従来技術ではプログラムのデバックを迅速
且つ安価に行うことは不可能であった。また、計算機シ
ステムの信頼度を向上させるため、特に重要なプログラ
ム・モジュール、例えばＯＳのディスパッチヤなどは完
全に虫のないものとしなければならない。本発明は、上
記の考察に基づくものであって、プログラムなどの誤り
を迅速に見付け出すことが出来ると共に、信頼度の高い
データ処理システムを提供することを目的としている。
デバックを迅速且つ安価に行うことが望まれている。し
かしながら、従来技術ではプログラムのデバックを迅速
且つ安価に行うことは不可能であった。また、計算機シ
ステムの信頼度を向上させるため、特に重要なプログラ
ム・モジュール、例えばＯＳのディスパッチヤなどは完
全に虫のないものとしなければならない。本発明は、上
記の考察に基づくものであって、プログラムなどの誤り
を迅速に見付け出すことが出来ると共に、信頼度の高い
データ処理システムを提供することを目的としている。
そしてそのため、本発明のデータ処理システムは、同一
機能を行う複数種類のディスティンクト・プログラム・
モジュール及びモジュール切換え命令を含む一連のプロ
グラムが格納されているメモリ装置と、プロセッサとを
備え、上記デイステインクト・モジュール切換え命令が
読出されたとき、当該モジュール切換え命令で指示され
た複数のデイステインクト・フ。。グラム・モジュール
が実行されるように構成されていることを特徴とするも
のである。以下、本発明を図面を参照しつつ説明する。
図は本発明の１実施例のブロック図であって、１は中央
処理装置、２は比較器、３は命令レジスタ、４は制御レ
ジス夕（例えば偽Ｗレジスタ）、５はローカル・メモリ
、６は主メモリ、７なし、し１ １はＡＮＤ回路、１
２なし、し１ ４はラツチ、ＭＡ，とＭＡ２はデイステ
インクト・プログラム・モジュール、ＡＤ，はデイステ
インクト・プログラム・モジュールＭＡ，の先頭アドレ
ス、ＡＤ２はデイスティンクト・プログラム・モジュー
ルＡ２の先頭アドレス、ＤＰＥはエラー信号ビット、Ｄ
Ｐはディスティンクト・プログラム・モード表示ビット
、Ｄ，とＤ２は診断用ェリャ、Ｆは正鱗ェリャ、Ｐ，と
Ｐ２はデイステインクト・プログラム用処理ェリヤ、１
は入力デ−夕・エリヤをそれぞれ示している。なお、本
明細書において、ディステインクト・プログラムとは、
処理機能同一であるが、ハードウェアとソフトウェアの
構成の異なるプログラム・モジュールを意味している。
命令レジスタ３に格納されている「ＥＣ，ＤＤ，ＡＤ，
，ＡＤ２」はモジュール切換え命令を示すものであって
、上記のモジュール切換え命令が読出されると、データ
処理システムはデイステインクト・プログラム・モード
で動作する。
機能を行う複数種類のディスティンクト・プログラム・
モジュール及びモジュール切換え命令を含む一連のプロ
グラムが格納されているメモリ装置と、プロセッサとを
備え、上記デイステインクト・モジュール切換え命令が
読出されたとき、当該モジュール切換え命令で指示され
た複数のデイステインクト・フ。。グラム・モジュール
が実行されるように構成されていることを特徴とするも
のである。以下、本発明を図面を参照しつつ説明する。
図は本発明の１実施例のブロック図であって、１は中央
処理装置、２は比較器、３は命令レジスタ、４は制御レ
ジス夕（例えば偽Ｗレジスタ）、５はローカル・メモリ
、６は主メモリ、７なし、し１ １はＡＮＤ回路、１
２なし、し１ ４はラツチ、ＭＡ，とＭＡ２はデイステ
インクト・プログラム・モジュール、ＡＤ，はデイステ
インクト・プログラム・モジュールＭＡ，の先頭アドレ
ス、ＡＤ２はデイスティンクト・プログラム・モジュー
ルＡ２の先頭アドレス、ＤＰＥはエラー信号ビット、Ｄ
Ｐはディスティンクト・プログラム・モード表示ビット
、Ｄ，とＤ２は診断用ェリャ、Ｆは正鱗ェリャ、Ｐ，と
Ｐ２はデイステインクト・プログラム用処理ェリヤ、１
は入力デ−夕・エリヤをそれぞれ示している。なお、本
明細書において、ディステインクト・プログラムとは、
処理機能同一であるが、ハードウェアとソフトウェアの
構成の異なるプログラム・モジュールを意味している。
命令レジスタ３に格納されている「ＥＣ，ＤＤ，ＡＤ，
，ＡＤ２」はモジュール切換え命令を示すものであって
、上記のモジュール切換え命令が読出されると、データ
処理システムはデイステインクト・プログラム・モード
で動作する。
ディスティンクト・プログラム・モードでは「 アドレ
スＡＤ，で指定されたディスティンクト・プログラム・
モジュールＭＡ，が先ず実行され、その処理結果は、デ
イステインクト・プログラム用処理ヱリャＰ，に書込ま
れる。次に、ディスティンクト・プログラム・モジュー
ルＭんが実行され、その処理結果がデイステインクト・
プログラム処理ェリヤＰ２に書込まれる。入力データ・
ェリャ１には直前のモジュールの処理結果が格納されて
いる。ェリャＰ，およびＰ２の処理結果は、表示ビット
ＤＰが「１」のとき比較器２での比較結果が有効になる
。表示ビットＤＰは操作盤から手動でオン／オフするこ
とも出来、また命令でオン・オフすることも出釆る。そ
して、両処理結果が一致する場合には、処理結果はＡＮ
Ｄ回路１０、ラツチ１４およびＡＮＤ回路９を経由して
正解ェリャＦに書込まれる。正解ェリャＦへの書込みは
、次のモジュールの処理の実行とは独立に行われる。比
較器２の比較結果が不一致を示していると、ヱリャＰ，
の処理結果はラッチ１２およびＡＮＤ回路７を経由して
診断用ェリャＤ．に書込まれ、また、ェリャＰ２の処理
結果は診断用ェリャＤ２に書込まれ、これと同時にエラ
ー表示ビットＤＰＥに「１」が立てられる。上述の実施
例では、ディスティンクト・プログラム用処理ヱリャＰ
，，Ｐ２はローカル・メモリ５に設けられているが、デ
イスティンクト・プログラム用処理ェリャを作業用レジ
スタ又はファイルに設けても良い。
スＡＤ，で指定されたディスティンクト・プログラム・
モジュールＭＡ，が先ず実行され、その処理結果は、デ
イステインクト・プログラム用処理ヱリャＰ，に書込ま
れる。次に、ディスティンクト・プログラム・モジュー
ルＭんが実行され、その処理結果がデイステインクト・
プログラム処理ェリヤＰ２に書込まれる。入力データ・
ェリャ１には直前のモジュールの処理結果が格納されて
いる。ェリャＰ，およびＰ２の処理結果は、表示ビット
ＤＰが「１」のとき比較器２での比較結果が有効になる
。表示ビットＤＰは操作盤から手動でオン／オフするこ
とも出来、また命令でオン・オフすることも出釆る。そ
して、両処理結果が一致する場合には、処理結果はＡＮ
Ｄ回路１０、ラツチ１４およびＡＮＤ回路９を経由して
正解ェリャＦに書込まれる。正解ェリャＦへの書込みは
、次のモジュールの処理の実行とは独立に行われる。比
較器２の比較結果が不一致を示していると、ヱリャＰ，
の処理結果はラッチ１２およびＡＮＤ回路７を経由して
診断用ェリャＤ．に書込まれ、また、ェリャＰ２の処理
結果は診断用ェリャＤ２に書込まれ、これと同時にエラ
ー表示ビットＤＰＥに「１」が立てられる。上述の実施
例では、ディスティンクト・プログラム用処理ヱリャＰ
，，Ｐ２はローカル・メモリ５に設けられているが、デ
イスティンクト・プログラム用処理ェリャを作業用レジ
スタ又はファイルに設けても良い。
デイステインクト・プログラム用処理ヱリャを設けた理
由は、計算速度を低下させないためである。また、この
実施例では、ディスティンクト・プログラム・モード表
示ビットＤＰは、制御レジスタに設けられているが、メ
モリ内に設けるようにしても良い。
由は、計算速度を低下させないためである。また、この
実施例では、ディスティンクト・プログラム・モード表
示ビットＤＰは、制御レジスタに設けられているが、メ
モリ内に設けるようにしても良い。
また、この実施例では、正確ェリャＦは主メモリ６に設
けられているが、正解ェリャをファイルに設けても良い
。正解値の書込み処理を次のモジュールの処理の実行と
は独立に行う理由は、ディスティンクト・プログラムを
行うと、中央処理装置の実行速度が落るが、それを少し
でも救うためである。また、この実施例では、入力デー
タ・ェリャ１がローカル・メモリ５に設けられているが
、入力データ・ヱリヤ１をレジスタ又はファイル又は主
メモＩＪＩこ設けても良い。デイステインクト・プログ
ラム・モジュールＭＡ，およびＭ〜直前のモジュールの
処理結果は、処理ェリャＰ，又はＰ２に書込まれている
が、この処理結果をハードウェア機構もしくはファーム
ウェアで入力データ・ェリャ１へ移すようにしても良く
、或はェリャＰ，又はＰ２内の処理結果格納部分を次の
モジュールの入力データ・ェリャとする切換え機構を設
けても良い。専用の入力データ・ェリヤを設けてこ）に
直前のモジュールの処理結果を格納する理由は、いちい
ち主メモリをアクセスすることをなくし、中央処理装置
の処理速度を向上させるためである。上述の実施例では
、２個のディスティンクト・プログラム・モジュ−ルが
用意されているが、２個より多いデイステインクト・プ
ログラム・モジュールを用意しても良い。
けられているが、正解ェリャをファイルに設けても良い
。正解値の書込み処理を次のモジュールの処理の実行と
は独立に行う理由は、ディスティンクト・プログラムを
行うと、中央処理装置の実行速度が落るが、それを少し
でも救うためである。また、この実施例では、入力デー
タ・ェリャ１がローカル・メモリ５に設けられているが
、入力データ・ヱリヤ１をレジスタ又はファイル又は主
メモＩＪＩこ設けても良い。デイステインクト・プログ
ラム・モジュールＭＡ，およびＭ〜直前のモジュールの
処理結果は、処理ェリャＰ，又はＰ２に書込まれている
が、この処理結果をハードウェア機構もしくはファーム
ウェアで入力データ・ェリャ１へ移すようにしても良く
、或はェリャＰ，又はＰ２内の処理結果格納部分を次の
モジュールの入力データ・ェリャとする切換え機構を設
けても良い。専用の入力データ・ェリヤを設けてこ）に
直前のモジュールの処理結果を格納する理由は、いちい
ち主メモリをアクセスすることをなくし、中央処理装置
の処理速度を向上させるためである。上述の実施例では
、２個のディスティンクト・プログラム・モジュ−ルが
用意されているが、２個より多いデイステインクト・プ
ログラム・モジュールを用意しても良い。
この場合には、比較器２の代りに多数決論理回路を用い
、多い方の値を正餓値とすれば良い。以上の説明から明
らかなように、本発明によれば、プログラムのデバクや
ハードウエアのデバクを簡単且つ迅速に行うことが出来
る。
、多い方の値を正餓値とすれば良い。以上の説明から明
らかなように、本発明によれば、プログラムのデバクや
ハードウエアのデバクを簡単且つ迅速に行うことが出来
る。
また、本発明を用いて、特に重要なプログラム・モジュ
−ル、例えばＯＳのディスパッチャなどの信頼度を向上
させることも出釆る。
−ル、例えばＯＳのディスパッチャなどの信頼度を向上
させることも出釆る。
図は本発明の１実施例のブロック図である。
１・・・・・・中央処理装置、２・・・・・・比較器「
３・・・・・・命令レジスタ、４……制御レジスタ、
５……ローカル・メモリ、６……主メモリ、７なし、し
１１……ＡＮＤ回路、１２ないし１４・・・・・・ラツ
チ、ＭＡ，とＭＡ２……デイステインクト・プログラム
・モジュール、ＡＤ，とＡＤ２……デイステインクト・
プログラム・モジュールＭＡ，，Ｍんの先頭アドレス、
ＤＰ・・…・デイステインクト・プ。
３・・・・・・命令レジスタ、４……制御レジスタ、
５……ローカル・メモリ、６……主メモリ、７なし、し
１１……ＡＮＤ回路、１２ないし１４・・・・・・ラツ
チ、ＭＡ，とＭＡ２……デイステインクト・プログラム
・モジュール、ＡＤ，とＡＤ２……デイステインクト・
プログラム・モジュールＭＡ，，Ｍんの先頭アドレス、
ＤＰ・・…・デイステインクト・プ。
Claims (1)
- 【特許請求の範囲】 １ 同一機能を行う複数種類のデイステインクト・プロ
グラム・モジユール及びモジユール切換え命令を含む一
連のプログラムが格納されているメモリ装置と、プロセ
ツサとを備え、上記デイステインクト・モジユール切替
え命令が読出されたとき、当該モジユール切替え命令で
指示された複数のデイステインクト・プログラム・モジ
ユールが実行されるように構成されていることを特徴と
するデータ処理システム。 ２ 複数の処理結果が不一致である場合には、制御レジ
スタにエラー信号ビツトが立てられることを特徴とする
特許請求の範囲第１項記載のデータ処理システム。 ３ 複数の処理結果の多数決がとられることを特徴とす
る特許請求の範囲第１項記載のデータ処理システム。 ４ 複数の処理結果に不一致が生じた時、当該複数の処
理結果を診断エリヤに書込むことを特徴とする特許請求
の範囲第１項、第２項又は第３項記載のデータ処理シス
テム。 ５ デイステインクト・プログラム・モード表示が制御
レジスタ又はメモリに準備され、上記デイステインクト
・プログラム・モード表示ビツトがオンである場合のみ
、複数のデイステインクト・プログラムの処理結果が比
較されることを特徴とする特許請求の範囲第１項、第２
項、第３項又は第４項記載のデータ処理システム。 ６ 複数の処理結果のそれぞれを格納するエリヤをデイ
ステインクト・プログラム用に準備されていることを特
徴とする特許請求の範囲第１項、第２項、第３項、第４
項又は第５項記載のデータ処理システム。 ７ 処理結果の正解値を、次のプログラム・モジユール
の処理の実行とは独立に、フアイル又はメモリに書込む
ことを特徴とする特許請求の範囲第１項、第２項、第３
項、第４項、第５項又は第６項記載のデータ処理システ
ム。 ８ 専用入力データ作業エリヤを有し、該専用入力デー
タ作業エリヤに直前のプログラム・モジユールの処理結
果が格納されることを特徴とする特許請求の範囲第１項
、第２項、第３項、第４項、第５項、第６項又は第７項
記載のデータ処理システム。 ９ １台のプロセツサが複数のデイステインクト・プロ
グラム・モジユールを１個ずつ逐次処理することを特徴
とする特許請求の範囲第１項ないし第８項のいずれかに
記載のデータ処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53079599A JPS60699B2 (ja) | 1978-06-30 | 1978-06-30 | デ−タ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53079599A JPS60699B2 (ja) | 1978-06-30 | 1978-06-30 | デ−タ処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS556684A JPS556684A (en) | 1980-01-18 |
| JPS60699B2 true JPS60699B2 (ja) | 1985-01-09 |
Family
ID=13694464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53079599A Expired JPS60699B2 (ja) | 1978-06-30 | 1978-06-30 | デ−タ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60699B2 (ja) |
-
1978
- 1978-06-30 JP JP53079599A patent/JPS60699B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS556684A (en) | 1980-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09330106A (ja) | バックアップ機能付制御システム | |
| JPS60699B2 (ja) | デ−タ処理システム | |
| JPS60159951A (ja) | 情報処理装置におけるトレ−ス方式 | |
| JPS60698B2 (ja) | 並列デ−タ処理システム | |
| JPS6259825B2 (ja) | ||
| JPH1115661A (ja) | Ｃｐｕの自己診断方法 | |
| JPH0821009B2 (ja) | チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム | |
| JP2735246B2 (ja) | テストアンドセット方式 | |
| JP3350069B2 (ja) | バスライン監視方式 | |
| JPH08179994A (ja) | コンピュータシステム | |
| JPH0317760A (ja) | データ書込み確認方式 | |
| JPS6240736B2 (ja) | ||
| JPS6130296B2 (ja) | ||
| JP3293144B2 (ja) | 周辺制御装置 | |
| JPS59201110A (ja) | プログラマブルコントロ−ラ | |
| JPS6292042A (ja) | 記憶装置 | |
| JPS58121459A (ja) | 電子計算機のサ−ビスプロセツサ | |
| JPS6398751A (ja) | メモリ診断方式 | |
| JPS62298841A (ja) | フア−ムウエア・デバツグ方式 | |
| JPS62192824A (ja) | 処理装置アクセス方式 | |
| JPS6136641B2 (ja) | ||
| JPS5622281A (en) | Buffer memory control system | |
| JPH01140265A (ja) | マルチプロセッサシステム | |
| JPH039433A (ja) | 情報処理装置 | |
| JPS6219912A (ja) | シ−ケンス演算制御装置 |