JPS607080U - マイクロプロセツサアナライザ - Google Patents

マイクロプロセツサアナライザ

Info

Publication number
JPS607080U
JPS607080U JP10000283U JP10000283U JPS607080U JP S607080 U JPS607080 U JP S607080U JP 10000283 U JP10000283 U JP 10000283U JP 10000283 U JP10000283 U JP 10000283U JP S607080 U JPS607080 U JP S607080U
Authority
JP
Japan
Prior art keywords
instruction fetch
cycle
analyzer
microprocessor
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10000283U
Other languages
English (en)
Other versions
JPH054038Y2 (ja
Inventor
嶋津　幸彦
哲也 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP10000283U priority Critical patent/JPS607080U/ja
Publication of JPS607080U publication Critical patent/JPS607080U/ja
Application granted granted Critical
Publication of JPH054038Y2 publication Critical patent/JPH054038Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は８ビツト構成のデータバスの状態説明図、第２
図は第１図のトレース表示例図、第３図は１６ビツト構
成のデータバスの状態説明図、第４図は第３図のトレー
ス表示例図、第５図は本考゛□案の一実施例の全体構成
を示すブロック図、第６図は本考案に係るトレース表示
例図、第７図は第５図におけるＦＩＰの具体例を示すブ
ロック図、第８図は第７図の動作を説明するタイムチャ
ートである。 ３・・・・・・パーソナルモジュール（ＰＳＭ）、４・
・・・・・先頭命令指標作成回路（ＦＩＰ）、５・・・
・・・サンプルメモリ（ＳＰＭ）、６・・・・・・ＣＰ
Ｕ、７・・・・・・ＲＯＭ、ｆ３・・・・・・ＲＴ０

Claims (1)

    【実用新案登録請求の範囲】
  1. ある命令の命令フェッチサイクルとその命令フェッチサ
    イクルに従う実行バスサイクルとの間に他の命令の命令
    フェッチサイクルの一部を割り込ませるように構成され
    るマイクロプロセッサのデータバスの動きをトレース表
    示する機能を有するマイクロプロセッサアナライザにお
    いて、各実行バスサイクルに対応する各先頭命令フェッ
    チサイクルまでの命令フェッチサイクル数を計数する手
    段を設け、その計数値を実行バスサイクルのトレース表
    示と共に義手することを特徴とするマイクロプロセッサ
    アナライザ。
JP10000283U 1983-06-28 1983-06-28 マイクロプロセツサアナライザ Granted JPS607080U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10000283U JPS607080U (ja) 1983-06-28 1983-06-28 マイクロプロセツサアナライザ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10000283U JPS607080U (ja) 1983-06-28 1983-06-28 マイクロプロセツサアナライザ

Publications (2)

Publication Number Publication Date
JPS607080U true JPS607080U (ja) 1985-01-18
JPH054038Y2 JPH054038Y2 (ja) 1993-02-01

Family

ID=30236753

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10000283U Granted JPS607080U (ja) 1983-06-28 1983-06-28 マイクロプロセツサアナライザ

Country Status (1)

Country Link
JP (1) JPS607080U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010218139A (ja) * 2009-03-16 2010-09-30 Fujitsu Semiconductor Ltd 実行履歴トレース方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5696339A (en) * 1979-12-28 1981-08-04 Fujitsu Ltd Data processing system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5696339A (en) * 1979-12-28 1981-08-04 Fujitsu Ltd Data processing system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010218139A (ja) * 2009-03-16 2010-09-30 Fujitsu Semiconductor Ltd 実行履歴トレース方法

Also Published As

Publication number Publication date
JPH054038Y2 (ja) 1993-02-01

Similar Documents

Publication Publication Date Title
JPS60143391U (ja) タイマ−装置
JPS5881654U (ja) 演算処理装置
JPH054038Y2 (ja)
JPS6082344U (ja) メモリ回路
JPS605541U (ja) マルチプロセツサ計算機
JPS6181351U (ja)
JPS60166053U (ja) 電子式卓上計算機
JPS58174733U (ja) プロセス入出力制御方式
JPS58108553U (ja) プログラムチエツカ
JPS5970248U (ja) プログラム付小型電子式計算機
JPS60117654U (ja) 電力系統運転訓練用シミユレ−タ
JPS61663U (ja) プログラム電子計算機
JPS58142748U (ja) 図形発生装置
JPS60164247U (ja) 丸め演算回路
JPS605537U (ja) 小型電子式計算機
JPS6034646U (ja) Ｃｐｕ処理負荷表示回路
JPS59118041U (ja) 計算機
JPS60158249U (ja) 情報処理装置
JPS59169650U (ja) デバツグ装置
JPS59169651U (ja) デバツグ装置
JPS62146223U (ja)
JPS58187842U (ja) デ−タ処理装置
JPS60131006U (ja) 計算制御装置
Tisseverasinghe A design of a multi-process simulator for a new personal computer: a step in the right direction
JPS59100346U (ja) マイクロプログラム動作記憶装置