JPS6070839A - クロック抽出切り替え方式 - Google Patents
クロック抽出切り替え方式Info
- Publication number
- JPS6070839A JPS6070839A JP58177969A JP17796983A JPS6070839A JP S6070839 A JPS6070839 A JP S6070839A JP 58177969 A JP58177969 A JP 58177969A JP 17796983 A JP17796983 A JP 17796983A JP S6070839 A JPS6070839 A JP S6070839A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- circuit
- signal
- receiving circuit
- receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、クロック抽出を受信回路の異常を検出し他の
受信回路に切り替える方式に関する。
受信回路に切り替える方式に関する。
第１図は、従来のクロック抽出切り替え方式を示す回路
である。第１図にお（・て、１はクロック受信回路、２
は選択回路、６は状態保持回路である。
である。第１図にお（・て、１はクロック受信回路、２
は選択回路、６は状態保持回路である。
次に第１図の動作について説明する。
いま１（クロック受信回路）のＯ及びｎ回路両回路とも
正常にクロックを受信して（・るとする。５（状態保持
回路）は、初期設定信号８により初期状態Ｑ−Ｌとなっ
ている。この状態において２（切り替え回路）は１の０
回路を選択し、クロック信号を５に出力する。この状態
において１の０回路においてクロック信号異常が検出さ
れると、異常検出信号７が■（となり、３のＱ出力と論
理積により６にクロック信号として入力される。６はＱ
のＤ入力によりＱ＝Ｈと変化し、５信号が１のｎ回路か
らのクロックに切り賛えられる。同様にｎ回路か典′萬
状態になると０回路出力クロノクに切り・冒−えしれる
。又１のＯ及びｎの両受イぎ回路とも異常時においては
両回路の異常検出信号の雨」里禎によりりＤ７り受信異
常信号として６に出力される。
正常にクロックを受信して（・るとする。５（状態保持
回路）は、初期設定信号８により初期状態Ｑ−Ｌとなっ
ている。この状態において２（切り替え回路）は１の０
回路を選択し、クロック信号を５に出力する。この状態
において１の０回路においてクロック信号異常が検出さ
れると、異常検出信号７が■（となり、３のＱ出力と論
理積により６にクロック信号として入力される。６はＱ
のＤ入力によりＱ＝Ｈと変化し、５信号が１のｎ回路か
らのクロックに切り賛えられる。同様にｎ回路か典′萬
状態になると０回路出力クロノクに切り・冒−えしれる
。又１のＯ及びｎの両受イぎ回路とも異常時においては
両回路の異常検出信号の雨」里禎によりりＤ７り受信異
常信号として６に出力される。
本発明の目的はａ数のクロック受信回路と該受信回路よ
り抽出されるクロックにより作動する回路との接続切り
替え回路において、簡単な回路により、安価に、クロッ
ク受侶回紺よりのクロック異常を検出し、順次接続を替
えて、正常にクロック出力しているものよりクロックを
抽出することを提供することにある。
り抽出されるクロックにより作動する回路との接続切り
替え回路において、簡単な回路により、安価に、クロッ
ク受侶回紺よりのクロック異常を検出し、順次接続を替
えて、正常にクロック出力しているものよりクロックを
抽出することを提供することにある。
本発明ではこの目的を実現するために、クロック断検出
により発振する回路を設け、該発振クロックによりカウ
ンタをまわし、該カウンタ出力をセレクタ信号とするこ
とにより、順次接続を替えを行ない、すべてのクロック
受信回路との接続を可能とした所にある。
により発振する回路を設け、該発振クロックによりカウ
ンタをまわし、該カウンタ出力をセレクタ信号とするこ
とにより、順次接続を替えを行ない、すべてのクロック
受信回路との接続を可能とした所にある。
第２図に本発明の一実施例を示す。
以下第２図により説明する。１はクロック受信回路、２
は選択回路、６はクロック断慣出回路、４は発振回路、
５はカウンタ、６はクロック信号、７は選択クロック信
号、８はクロック受信異常信号、９はクロック受信異常
信号であろう い−ｉ、１が正常であり５出力により２を介し７に６の
信号が出力されているとする。ここで１が異常となった
とすると、９が出力されると伴に、乙の信号が断となり
、６により断が検出される。３により断か検出されると
、５の出力ＱがＨとなり４が発振し、該発振クロックに
より５がカウントアツプする。５のＱ出力は２の選択信
号となり１の１回路との選択となる。該クロック受信回
路が異常である場合はさらに４の発振クロックにより５
がカウントアツプし同様に１の２回路にと選択される。
は選択回路、６はクロック断慣出回路、４は発振回路、
５はカウンタ、６はクロック信号、７は選択クロック信
号、８はクロック受信異常信号、９はクロック受信異常
信号であろう い−ｉ、１が正常であり５出力により２を介し７に６の
信号が出力されているとする。ここで１が異常となった
とすると、９が出力されると伴に、乙の信号が断となり
、６により断が検出される。３により断か検出されると
、５の出力ＱがＨとなり４が発振し、該発振クロックに
より５がカウントアツプする。５のＱ出力は２の選択信
号となり１の１回路との選択となる。該クロック受信回
路が異常である場合はさらに４の発振クロックにより５
がカウントアツプし同様に１の２回路にと選択される。
以上動１′「繰り返しにより正常クロック受信回路が接
続されるまでつづき、正常クロック受信回路と接続され
ると、６によりクロックが検出されろは◇＝Ｌとなり４
の発振が止まり５は状態を保持する。これにより２は該
正常クロック受信回路と１２６続が続けられる。同様に
試正宮クロック受信回路か異常となった場合は次の受信
回路に切り替えられ正常受信回路があるまで切り替えか
続けられる。尚、すべての１が異常の場合は８に信号か
出力されクロック愛他異常となる。
続されるまでつづき、正常クロック受信回路と接続され
ると、６によりクロックが検出されろは◇＝Ｌとなり４
の発振が止まり５は状態を保持する。これにより２は該
正常クロック受信回路と１２６続が続けられる。同様に
試正宮クロック受信回路か異常となった場合は次の受信
回路に切り替えられ正常受信回路があるまで切り替えか
続けられる。尚、すべての１が異常の場合は８に信号か
出力されクロック愛他異常となる。
本発明を利用する事により２重化クロック受信から多重
化クロック受信に簡単な回路で安価に実現する事が出来
、高信頼性を得られる効果がある。
化クロック受信に簡単な回路で安価に実現する事が出来
、高信頼性を得られる効果がある。
第１図は従来のクロック受信切り替え方式の回路図、
第２図は本発明の一実現例のクロック抽出切り替え方式
の回路図である。 １・・・クロック受信回路、２・・・選択回路、４・・
・発振回路、 ５・・・カウンタ。 培 ／ 図 第 ２ 口
の回路図である。 １・・・クロック受信回路、２・・・選択回路、４・・
・発振回路、 ５・・・カウンタ。 培 ／ 図 第 ２ 口
Claims (1)
- 一１． 複数のクロック受信回路と該受信回路より抽出
されるクロックにより作動する回路との接続を切り替え
る回路において、接続受信回路のクロック異常を検出し
、順次接続を替え、正常受信回路に自動的に接続するこ
とを特徴とするクロック抽出切り替え方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58177969A JPS6070839A (ja) | 1983-09-28 | 1983-09-28 | クロック抽出切り替え方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58177969A JPS6070839A (ja) | 1983-09-28 | 1983-09-28 | クロック抽出切り替え方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6070839A true JPS6070839A (ja) | 1985-04-22 |
Family
ID=16040241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58177969A Pending JPS6070839A (ja) | 1983-09-28 | 1983-09-28 | クロック抽出切り替え方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6070839A (ja) |
-
1983
- 1983-09-28 JP JP58177969A patent/JPS6070839A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6208621B1 (en) | Apparatus and method for testing the ability of a pair of serial data transceivers to transmit serial data at one frequency and to receive serial data at another frequency | |
| US4945540A (en) | Gate circuit for bus signal lines | |
| JPS6070839A (ja) | クロック抽出切り替え方式 | |
| JPS6227409B2 (ja) | ||
| CN116737623A (zh) | 一种通信协议切换方法、芯片和电子设备 | |
| JP2001060977A (ja) | 伝送システム | |
| JP2559495Y2 (ja) | タイミング抽出回路 | |
| CN220041090U (zh) | 接口电路、接口芯片 | |
| JP2749195B2 (ja) | Ｄｔｍｆ信号受信回路 | |
| JPH07131504A (ja) | データ転送装置 | |
| JP2881788B2 (ja) | 映像信号切替装置 | |
| JP2551666B2 (ja) | クロック供給切替回路 | |
| JP2620170B2 (ja) | 信号断検出回路 | |
| JP2502406Y2 (ja) | ラインエラ―計数装置 | |
| JPH036949A (ja) | 分岐状態切替方式 | |
| JPS62135030A (ja) | デ−タ伝送装置 | |
| JPH05130088A (ja) | データ通信方式及び伝送速度設定回路 | |
| CN112286854A (zh) | Uart接口和spi接口的复用系统、方法及存储介质 | |
| JPS63190453A (ja) | 信号処理回路 | |
| JPH02148931A (ja) | 自動データ通信方式 | |
| EP0485164A2 (en) | Bidirectional signal transfer apparatus | |
| JPH03234138A (ja) | マトリクス・スイッチング装置 | |
| JPH031610A (ja) | 信号検出回路 | |
| JPH05183541A (ja) | 伝送路二重化装置 | |
| JPH04124927A (ja) | データ保護回路 |