JPS6072006A - Logical circuit diagnostic system - Google Patents

Logical circuit diagnostic system

Info

Publication number
JPS6072006A
JPS6072006A JP58178038A JP17803883A JPS6072006A JP S6072006 A JPS6072006 A JP S6072006A JP 58178038 A JP58178038 A JP 58178038A JP 17803883 A JP17803883 A JP 17803883A JP S6072006 A JPS6072006 A JP S6072006A
Authority
JP
Japan
Prior art keywords
signal
logic circuit
input
logical circuit
diagnosis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58178038A
Other languages
Japanese (ja)
Inventor
Hiroyuki Yagi
郭之 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58178038A priority Critical patent/JPS6072006A/en
Publication of JPS6072006A publication Critical patent/JPS6072006A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing And Monitoring For Control Systems (AREA)

Abstract

PURPOSE:To execute exactly and easily a diagnosis by inputting a mimic signal, and diagnosing its output result, with regard to a logical circuit whose diagnosis and quantitative evaluation are difficult. CONSTITUTION:A logical circuit diagnostic system 9 is constituted of a diagnostic result displaying CRT picture 1, a line printer 2, a logical circuit diagnostic device 3 for executing a diagnosis by generating a mimic signal, and a data storage device 4. In this storage device 4, an abnormal pattern, etc. of a logical circuit 6 of an operating device 8 are inputted in advance, a decision of a fact that a data is a mimic signal in the maximum signal generation rate by said diagnostic device 3, and a calculation of the generation probability are executed, and the signal is inputted to the logical circuit 6 through an input processing device 5. This signal is returned to said diagnostic device 4 through an output processing device 7. In this case, whether a signal processing result of the logical circuit 6 is an abnormal processing pattern or not is checked, and displayed on a CRT picture 1, etc.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、大規模プラン1〜等の、人足の信号を処理す
る、論理回路の診断を確実・容易かっ、短時間に行なう
、論理回路診断システムに関する。
[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to a logic circuit that processes human foot signals, such as large-scale plans 1 to 1, and can diagnose a logic circuit reliably, easily, and in a short time. Regarding diagnostic systems.

〔発明の背景〕[Background of the invention]

従来の論理回路は、人間が机上で、診断を行なっており
、そのため、作成した論理回路が、仕様に合った物であ
るかどうかの診断を行なうのに、比較的長い時間を要し
、又個人の能力、経験により、作成時間、品質に大きな
差が生じている。したがって、納品後も、論理回路が仕
様を満せずに、修正を行なう場合が多く、最終的に、信
頼の出来る製品を完成するまでには、かなりの時間を必
要としている。また、製品の定量的評価が行ないにくい
為、他のシステムで同様の論理回路を必要とする場合も
、新たに作り直すか、転用する場合も、新規作成と同程
度の時間が必要である。
Conventional logic circuits are diagnosed by humans on a desk, and it takes a relatively long time to diagnose whether the logic circuit that has been created meets the specifications. There are large differences in production time and quality depending on the ability and experience of the individual. Therefore, even after delivery, there are many cases where the logic circuit does not meet the specifications and is modified, and it takes a considerable amount of time to finally complete a reliable product. Additionally, since it is difficult to quantitatively evaluate a product, it takes about the same amount of time to create a new one even if a similar logic circuit is required for another system, or if it is rebuilt or repurposed.

プラント起動時に、論理回路の診断を行なう場合も、論
理回路内−の、ビット構成が、作成当初と同じ構成にな
っているかどうかの、ピッ1−、チェックを行なう為、
実際に信号が人、出力され、その結果が、正しく出力さ
れているかどうか、入力処理装置も含んだ型で、診断出
来ないという欠点があった。
When diagnosing a logic circuit when starting up a plant, it is necessary to check whether the bit configuration in the logic circuit is the same as when it was first created.
It had the disadvantage that it was not possible to diagnose whether the signal was actually being output and whether the result was being output correctly, since it also included an input processing device.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、論理回路の診断を、論理回路診断シス
テムを持いて行なうことにより、作業を確実、容易に行
ない、作成時間の短縮を計り、論理回路を定量的に評価
することにある。
An object of the present invention is to diagnose a logic circuit using a logic circuit diagnosis system, thereby making the work reliable and easy, shortening the production time, and quantitatively evaluating the logic circuit.

また、プラン1〜B動時の論理回路の診断として本シス
テムを適用する場合は、論理回路に、実際の信号処理を
行なわせ、作成時と同じ結果が出力されることを確認し
、入・出力処理装置を含んだ型で、正確に診断を行なわ
せることを目的とする。
In addition, when applying this system to diagnose logic circuits when Plans 1 to B are activated, make the logic circuit perform actual signal processing, confirm that the same results as at the time of creation are output, and then This type includes an output processing device and is intended to enable accurate diagnosis.

〔発明の(既要〕[Invention (already required)]

本発明は、診断及び、定員的評価の困難な論理回路を模
擬信号を入力し、その出力結果を診断することによって
可能としたシステムである。
The present invention is a system that makes it possible to diagnose logic circuits that are difficult to diagnose and evaluate based on capacity by inputting simulated signals and diagnosing the output results.

〔発明の実施例〕[Embodiments of the invention]

第1図は、本システムの構成を示した図である。 FIG. 1 is a diagram showing the configuration of this system.

同図において、論理回路診断システムっけ、診断結果を
確認するための、診断結果表示用CRT画面トラインプ
リンター2,4g擬信号を発生させ、論理回路からの信
号を診断する、論理回路診断装置3、論理回路のデータ
及び診191結果を記憶しておく、データ記憶装置4、
より構成される。
In the same figure, there is a logic circuit diagnostic system, a CRT screen trine printer 2 for displaying diagnostic results, and a logic circuit diagnostic device 3 that generates pseudo signals and diagnoses signals from the logic circuit. , a data storage device 4 for storing logic circuit data and diagnosis 191 results;
It consists of

論理回路6の診断を行なう場合、論理回路6の入力点検
、入力点の信号の発生確率、論理回路6で扱う信号の範
囲を示す、最大信号発生率、信号処理結果を診断するた
めの、異常処理パターンを、予めデータ記憶装置4に入
力しておく。
When diagnosing the logic circuit 6, check the input of the logic circuit 6, the probability of signal occurrence at the input point, the maximum signal occurrence rate that indicates the range of signals handled by the logic circuit 6, and the abnormality information for diagnosing the signal processing results. A processing pattern is input into the data storage device 4 in advance.

データ記憶装置4のデータは、論理回路診断装置3に入
力され、最太信′;f発生率内の模擬信号であることの
判定と、発生確率の81算を行ない、入力処理装置5を
経て、論理回路6に入力される。
The data in the data storage device 4 is input to the logic circuit diagnostic device 3, which determines whether the signal is a simulated signal within the maximum probability of occurrence, calculates the probability of occurrence, and then passes through the input processing device 5. , are input to the logic circuit 6.

この信号は、論理回路6によって、処理が行なわれ、そ
の結果は出力処理装置7を経て、再び、論理回路診断装
置3に戻される。ここで診断回路6の信号処理結果が、
異常処理パターンであるかどうかをチェックして、論理
回路の診断結果、最大信号発生率、及び異常処理が含ま
れる揚台は、入力信号と出力信号の状態をCRT画面■
、ラインプリンタ2に表示する。
This signal is processed by the logic circuit 6, and the result is returned to the logic circuit diagnostic device 3 via the output processing device 7. Here, the signal processing result of the diagnostic circuit 6 is
Check whether it is an abnormal processing pattern, check the logic circuit diagnosis result, maximum signal occurrence rate, and display the status of the input signal and output signal on the CRT screen.
, displayed on the line printer 2.

この診断結果より、論理回路6の修正を行なう場合は、
入力信号と、出力信号の状態より、不適当なロジック部
を容易に発見でき、修正後同様な手順を踏むことにより
、仕様に合った論理回路を確実、容易かつ短時間に作成
することが可能となる。
Based on this diagnosis result, when modifying the logic circuit 6,
Inappropriate logic sections can be easily found from the states of input and output signals, and by following the same steps after correction, it is possible to reliably, easily, and quickly create logic circuits that meet specifications. becomes.

また、本システムにより、論理回路が、信号発生確率何
%までの信号を扱えるか、定量的に判断することができ
、論理回路のグレードを決定することができる。したが
って、論理回路を他のシステムに転用する場合、扱う信
号の発生確率が、その論理回路で扱える範囲内であるか
どうかのチェックを行なうことたけで済み、改めて、論
理回路の評価、検討を行なうことが不要となる。
Furthermore, with this system, it is possible to quantitatively determine the percentage of signal occurrence probability that a logic circuit can handle, and the grade of the logic circuit can be determined. Therefore, when converting a logic circuit to another system, all you need to do is check whether the probability of occurrence of the signal being handled is within the range that the logic circuit can handle, and then evaluate and consider the logic circuit again. This becomes unnecessary.

次に論理回路診断装置3における、診断フローを第2図
により説明する。データ記憶装置に予め入力しておいた
、論理回路の入力点数二N、入力点の信号宛生確串:f
、異常処理パターン、最大信号発生率内F′、のデータ
を取り込む。論理回路に最大信号発生率内のすべての信
号の組合せを入力するために、六カイa号の状態を表わ
す、入力信号状態値二■を、I=Oから■=2Nまで変
化させ、その時の人力信号を、論理回路に入力して、出
力結果を診断する。
Next, the diagnosis flow in the logic circuit diagnosis device 3 will be explained with reference to FIG. The number of input points of the logic circuit, which has been input in advance to the data storage device, is 2N, and the signal address of the input point is f.
, the abnormal processing pattern, and the data of F' within the maximum signal occurrence rate are taken in. In order to input all combinations of signals within the maximum signal generation rate to the logic circuit, change the input signal state value 2■, which represents the state of Rokukai No. A, from I=O to ■=2N, and calculate the Input human signals into a logic circuit and diagnose the output results.

始めに、■を2進法I2に変換し、各桁の1,0信号を
入力点B1〜BNのピッ1−に立てる。同時にこの入力
信号のパターンか発生するのであろう確率Ft=f 1
X=−XfNをaI算する。pjがFより大きい場合は
、論理回路への入力を行なわず、■に1を加えて、再び
同じ処理を緑り返す。FtがFより小さい場合は、論理
回路に入力し、出力結果を取り込む。出力結果に、異常
処理パターンが含まれる場合は、その時の入力信号と、
出力イa号のパターンをCRT画面及び、ラインプリン
ターに表示し、■に1を加えて、■が2N以上になるま
で、この処理を操り返す。
First, convert ■ into binary I2, and set the 1 and 0 signals of each digit to the pins 1- of input points B1 to BN. Probability that this input signal pattern will occur at the same time Ft = f 1
Calculate X=-XfN by aI. If pj is greater than F, no input is made to the logic circuit, 1 is added to ■, and the same process is repeated again. If Ft is smaller than F, it is input to the logic circuit and the output result is taken in. If the output result includes an abnormal processing pattern, the input signal at that time and
Display the pattern of output A on the CRT screen and line printer, add 1 to ■, and repeat this process until ■ becomes 2N or more.

論理回路の修正を行なう場合は、CRT画面、又はライ
ンプリンターに表示さAした、入力信号及び出力信号の
パターンより、論理回路内で、不適当な信号処理が行な
われている場所を探し、論理回路の修正を行なう。
When modifying a logic circuit, look for the input and output signal patterns displayed on the CRT screen or line printer to find the location where inappropriate signal processing is being performed in the logic circuit, and then correct the logic circuit. Modify the circuit.

本システムを具体的に説明するために、簡単な論理回路
を例にとり、論理回路の数値処理方法、及び本システム
の診断方法を第3図に示す。
In order to specifically explain this system, a simple logic circuit is taken as an example, and a numerical processing method of the logic circuit and a diagnosis method of this system are shown in FIG.

演算装置8は、原子カプラント運転ガイ1〜システムの
内、高圧炉ベスプレイ系(HPC8)起動停止カイトを
行なう、信号処理装置の1部を示している。
The arithmetic unit 8 represents a part of the signal processing device that performs starting/stopping of the high pressure reactor Vespray system (HPC8) in the nuclear coupler operation system 1 to the system.

演算装置8の信号処理方法は、入力処理装置で処理され
たブラントからの、1.0のデジタル信号を、論理回路
6に入力し、その出力結果より、HPC8の起動もしく
は、停止ガイドをプラント運転員に、CRT画面、音声
告知装置等により、提供するものである。論理回路6で
使用している各記号の機能説明を、第4図に示す。
The signal processing method of the arithmetic unit 8 is to input a 1.0 digital signal from the blunt processed by the input processing device to the logic circuit 6, and based on the output result, start or stop the HPC 8 to guide the plant operation. This information will be provided to employees on a CRT screen, audio notification device, etc. A functional explanation of each symbol used in the logic circuit 6 is shown in FIG.

AND記号は、入力信号のす−べてにピッ1−1が立っ
た時出力信号にピッ1〜1が立つ機能を表わす。
The AND symbol represents a function in which when all of the input signals are beeps 1-1, the output signal is beeps 1-1.

OR記号は、入力信号の内掛なくとも1つの信号にピッ
l−1が立っていた場合、出力信号にビット1が立つ機
能が表わす。
The OR symbol represents a function in which a bit 1 is set in the output signal when at least one of the input signals has a bit l-1 set.

NO前記号は、入力記号に立ったビン1〜の逆のビット
が出力信号に立つことを表わす。
The symbol before NO indicates that the opposite bit of bin 1~ that was set on the input symbol is set on the output signal.

論理回路診断システムの、診断方法は、まず、診断対象
となる論理回路6のデータ、 入力点数二N=8 人力点信号の発生確率: f 1=lO−’、f2=1
0−’、 f 3=10−1. f 4=・9.f5=
・9゜f6=・9.f7=・9.f8=・7 最大信号発生率:F=]、O−6 異常処理パターン:C1=1かつ3−1をデータ記憶装
@4に入力し、本システムと演算装置8との接合完了後
、データ記憶装置4のデータを、論理回路診断装置3を
取り込み、第2図の診断フローに従い、入力信号状態値
■を、I=0から■=26まで変化させ、それに対応す
る入力信号パターンを、論理回路6に入力し、出力結果
を診断するものである。
The diagnosis method of the logic circuit diagnosis system is as follows: First, the data of the logic circuit 6 to be diagnosed, the number of input points 2N=8, the probability of occurrence of a human input point signal: f1=lO-', f2=1
0-', f3=10-1. f4=・9. f5=
・9° f6=・9. f7=・9. f8=・7 Maximum signal generation rate: F=], O-6 Abnormal processing pattern: C1=1 and 3-1 are input into the data storage device @4, and after the connection between this system and the arithmetic device 8 is completed, the data The data in the storage device 4 is loaded into the logic circuit diagnostic device 3, and according to the diagnosis flow shown in FIG. 2, the input signal state value ■ is changed from I=0 to ■=26, and the corresponding input signal pattern is It is input to the circuit 6 and the output result is diagnosed.

以下に、I=7.I=]05.I=121の場合につい
て、信号処理シーケンスを説明する。
Below, I=7. I=]05. The signal processing sequence will be explained for the case of I=121.

■−7の場合は、12=111となる。したがってこの
時の入力信号パターンは、B1=l。
(2) In the case of -7, 12=111. Therefore, the input signal pattern at this time is B1=l.

B2=1.B3=1、B4=O,・・、B8=0となる
。また、この入力信号パターンの発生する確率Ft=f
 LX・・・X’f8は、 Ft=f 1 xf 2Xf 3=I O−′となる。
B2=1. B3=1, B4=O, . . . , B8=0. Also, the probability of occurrence of this input signal pattern Ft=f
LX...X'f8 becomes Ft=f1xf2Xf3=IO-'.

I=7の場合の、信号発生確率は、論理回路6で扱うh
j号の、最大信号発生率F=10−7以下であるため、
論理回路への入力を行なわず、次の入力状態値について
同様の信号処理を行なう。
The signal generation probability in the case of I=7 is h handled by the logic circuit 6.
Since the maximum signal generation rate F = 10-7 or less of No. j,
Similar signal processing is performed on the next input state value without inputting it to the logic circuit.

I=105の場合、12=1101001となり、した
がって、入力信号パターンは、B1=1゜B2=O,B
3=O,B4’=1.B5=O,B6=1.B7=1.
B8=O,となる。また、この入力信号パターンの発生
する確率は、 Ft=f ]、Xf4xf6xf7 =7.29×10−2 となるため、最大信号発生率: F = ]、 O−”
以上と判定され、論理回路への信号入力が行なわれる。
If I=105, then 12=1101001, so the input signal pattern is B1=1°B2=O,B
3=O, B4'=1. B5=O, B6=1. B7=1.
B8=O. Furthermore, the probability of occurrence of this input signal pattern is Ft=f], Xf4xf6xf7 =7.29×10-2, so the maximum signal generation rate: F=], O-"
The above is determined, and the signal is input to the logic circuit.

1 = l O5の場合の入力信号パターンが、入力点
12に入力されると、論理回路6により信号処理が施さ
れ、結果が、出力点17に出力される。
When the input signal pattern in the case of 1 = l O5 is input to the input point 12, the logic circuit 6 performs signal processing, and the result is output to the output point 17.

出力点17の出力信号、CI=1.C2=O。Output signal at output point 17, CI=1. C2=O.

C3= 1. 、には、異常処理パターン、C1=1か
つC3=1が含まれているため、1. = l O5の
場合の信号処理は、不適当であると診断され、その時の
診断結果と、最大信号発生率F、及び、入力信号パター
ン、出力信号パターンが、CRT画面1、ラインプリン
ター2に表示される。
C3=1. , includes the abnormal processing pattern C1=1 and C3=1, so 1. = l The signal processing in the case of O5 is diagnosed as inappropriate, and the diagnosis result, maximum signal generation rate F, input signal pattern, and output signal pattern are displayed on the CRT screen 1 and line printer 2. be done.

I=121の場合、l2=111.100]となり、入
力信号パターンは、B1=1.B2=O。
When I=121, l2=111.100], and the input signal pattern is B1=1. B2=O.

B 3 ” O、B 4 = O、B 5 = 1 、
 B 6 = I 、 B 7=1.B8=Oとなる。
B 3 ” O, B 4 = O, B 5 = 1,
B 6 = I, B 7 = 1. B8=O.

この時の入力信号パータンは、 Ft:flXf4Xf5Xf6Xf7 =6.56xlo−2 となり、最大信号発生率F以」二であるため、論理回路
6への信号入力が行なわれる。
The input signal pattern at this time is Ft:flXf4Xf5Xf6Xf7 =6.56xlo-2, and since the maximum signal generation rate is less than F2, the signal is input to the logic circuit 6.

論理回路6での信号処理結果は、CI=1゜C2=O,
C3=Oとなり、異′1:(処理パターンC1=1かつ
C3=1を含まないため、適当な信号処理が行なわれた
、と判断され、次の入力信号状態値の処理へ移行する。
The signal processing result in the logic circuit 6 is CI=1°C2=O,
C3=O, and difference '1: (Since the processing pattern does not include C1=1 and C3=1, it is determined that appropriate signal processing has been performed, and the process moves on to the processing of the next input signal state value.

またこの時の入力信号パータンと、出力信号パータンは
、後記の、プラン1〜起動時における、論理回路診断シ
ステムの基準データとして、使用するために、データ記
憶装置4に記憶さノシる。
Further, the input signal pattern and output signal pattern at this time are stored in the data storage device 4 in order to be used as reference data of the logic circuit diagnostic system at the time of plan 1 to start-up, which will be described later.

本発明の一実施例によれば、論理回路の信号処理機能が
その仕様の範囲内で、正確な信号処理を行なっているか
どうかの、信断を行ない、論理回路作成を、確実・容易
かつ短時間に行なうことを出来、論理回路作成時に、不
適当な信号処理が行なわれている場所を児っけ出し1作
業時間を大+1Jに短縮することが出来る。
According to an embodiment of the present invention, it is possible to determine whether the signal processing function of a logic circuit is performing accurate signal processing within its specifications, and to create a logic circuit reliably, easily, and quickly. It can be done in a short amount of time, and when creating a logic circuit, it is possible to identify areas where inappropriate signal processing is being performed and shorten the work time by a large amount of +1J.

また、本システムにより、論理回路が、扱える最大信号
発生確率より、論理回路を定量的にR1シ価し、そのグ
レードを決定することが出来る、このことにより、論理
回路を他のシステムに転用する場合も、そのシステムで
扱う信号の最大イa号発生確率が、論理回路の最大信号
発生確率内であることをチェックするだけでずみ、新た
に論理回路の診断を行なう手間を省くことが可能となる
Additionally, with this system, it is possible to quantitatively evaluate the logic circuit's R1 rating and determine its grade based on the maximum signal occurrence probability that the logic circuit can handle.This makes it possible to transfer the logic circuit to other systems. In this case, it is possible to save the trouble of newly diagnosing the logic circuit by simply checking that the maximum probability of occurrence of the signal handled by the system is within the maximum signal occurrence probability of the logic circuit. Become.

次に本発明の実施例1【として、第5図により、プラン
ト起動時に、定期的に論理回路の診断を行なう、(オン
ライン)論理回路診断システムにっいて説明する。
Next, as a first embodiment of the present invention, an (online) logic circuit diagnosis system that periodically diagnoses logic circuits at the time of plant start-up will be described with reference to FIG.

同図に示した、プラン1〜運転・診断ガイドシステム2
5は、プラント23に設けた測定器からの信号を、入力
処理装置5によって、演算処理の施し易い型に置き換え
、論理回路6によって、プラン1〜ステータスの把握、
診断、異常の検出等を行ない。出力処理装置7によって
、運転員の要求に従かった型で、プラン1〜スラータス
、及び診断ガイドを、プラント監視用CRTに表示する
システムである。
Plan 1 to operation/diagnosis guide system 2 shown in the same figure
5, the input processing device 5 replaces the signal from the measuring instrument installed in the plant 23 with a type that is easy to perform arithmetic processing, and the logic circuit 6 converts the signal from the plan 1 to grasping the status.
Performs diagnosis, abnormality detection, etc. This is a system in which the output processing device 7 displays Plan 1 to Slater and a diagnostic guide on a CRT for plant monitoring in accordance with the operator's requests.

論理回路診断システムは、論理回路診断装置3、データ
記憶装置4、より構成され、診断結果を、プラント監視
用CRT2Q、ラインプリンタ2I、に表示するシステ
ムである。
The logic circuit diagnostic system includes a logic circuit diagnostic device 3 and a data storage device 4, and is a system that displays diagnostic results on a plant monitoring CRT 2Q and a line printer 2I.

本システムの、論理回路診断方法は、プラント起動時に
、データ記憶装置4に記憶しておいた、入力信号パター
ンと、出力信号パターンの組合せを、論理回路診断装置
3に取り入れ、入力信号パターンを、入力処理装置5を
経て、論理回路8に入力し、その信号処理結果を出力処
理装置7より取り込み、入力信号パターンと、出力信号
パターンの組合せをチェックし、論理回路の出方信号パ
ターンが、記憶してあった、出力信号パターンと違って
いブこ場合に、プラン1一監視CRT20、ラインプリ
ンタ2Iによって、論理回路に異l;;°が正したこと
を、表示するシステムである。
The logic circuit diagnosis method of this system incorporates the combination of the input signal pattern and output signal pattern stored in the data storage device 4 into the logic circuit diagnosis device 3 at the time of plant startup, and converts the input signal pattern into the logic circuit diagnosis device 3. The signal is inputted to the logic circuit 8 via the input processing device 5, and the signal processing result is taken in from the output processing device 7, the combination of the input signal pattern and the output signal pattern is checked, and the output signal pattern of the logic circuit is stored. In this system, if the output signal pattern is different from the one that has been set, the plan 1, monitoring CRT 20, and line printer 2I will display that the logic circuit is correct.

〔発明の効果〕〔Effect of the invention〕

本システムにより、実際に論理回路に信号処理を行なわ
せ、入・出方処理装置を含んだ型で、論理回路の診断が
可能である。
This system allows logic circuits to actually perform signal processing and diagnose logic circuits that include input/output processing devices.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例の稙成図、第2図は同じく診
断フロー図、第3図は同じく診1祈方法の説明図、第4
図は各記号の機能説明図、第5図は他の実施例の描成図
である。 ■・・・CRT画図、2・・・ラインプリンタ、8・・
演算装置。 (e) とf) l−一云−−づ θ−外−−/
Fig. 1 is a schematic diagram of one embodiment of the present invention, Fig. 2 is a diagnosis flow diagram, Fig. 3 is an explanatory diagram of the diagnosis method, and Fig. 4 is a diagram showing the diagnosis method.
The figure is a functional explanatory diagram of each symbol, and FIG. 5 is a diagram of another embodiment. ■...CRT drawing, 2...Line printer, 8...
Computing device. (e) and f) l-一云--zu θ-outside--/

Claims (1)

【特許請求の範囲】[Claims] ■、プラント運転診断システムの論理回路診断機能を、
論理回路作成時の、入力信号パターンと出力信号パター
ンを記憶しである、データ記憶装置、論理回路診断装置
、CRT、ラインプリンターを組合せた、1−一タルシ
ステムにより、記憶してあった入力信号パターンを回路
に入力し、回路作成時と同じ出カバターンが出力さ]L
ることをチェックすることによって行なうことを特徴と
した論理回路診断システム。
■The logic circuit diagnosis function of the plant operation diagnosis system,
When creating a logic circuit, input signal patterns and output signal patterns are stored using a one-to-one system that combines a data storage device, a logic circuit diagnostic device, a CRT, and a line printer. Input the pattern into the circuit, and the same output pattern as when creating the circuit will be output]L
A logic circuit diagnostic system characterized by checking the following:
JP58178038A 1983-09-28 1983-09-28 Logical circuit diagnostic system Pending JPS6072006A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58178038A JPS6072006A (en) 1983-09-28 1983-09-28 Logical circuit diagnostic system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58178038A JPS6072006A (en) 1983-09-28 1983-09-28 Logical circuit diagnostic system

Publications (1)

Publication Number Publication Date
JPS6072006A true JPS6072006A (en) 1985-04-24

Family

ID=16041499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58178038A Pending JPS6072006A (en) 1983-09-28 1983-09-28 Logical circuit diagnostic system

Country Status (1)

Country Link
JP (1) JPS6072006A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6222111A (en) * 1985-07-20 1987-01-30 Kanto Auto Works Ltd Check instrument for factory on-line system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6222111A (en) * 1985-07-20 1987-01-30 Kanto Auto Works Ltd Check instrument for factory on-line system

Similar Documents

Publication Publication Date Title
CN113094095B (en) Agile development progress determining method and device
JPS6072006A (en) Logical circuit diagnostic system
CN114791954B (en) Equipment fault diagnosis method and device
CN110399258B (en) Stability testing method, system and device for server system
US5504862A (en) Logic verification method
JPS6188311A (en) Supervising method of plant
CN113447880A (en) Fault diagnosis method and device for electric energy meter and terminal equipment
SU1312580A1 (en) Device for checking and diagnostic testing of digital units
RU2072788C1 (en) Apparatus for controlling and restoring technical means intended for medical uses
CN115842709B (en) Fault detection method and device, electronic equipment and storage medium
JPS6022211A (en) Fault diagnosing device
Chu Generic expert system shell for diagnostic reasoning
CN109657806A (en) A kind of air control management method, device and electronic equipment based on vehicle diagnostic equipment
JPH04273540A (en) Fault diagnosing method and device
RU2286605C1 (en) Device for training operators
JPS6213697B2 (en)
JPH01156680A (en) Fault diagnosing method for logic circuit
JPH0755602Y2 (en) Control unit inspection device
JPS6151578A (en) Fault diagnostic system of electronic circuit device
JPH04316131A (en) Fault identification method
Gordieiev et al. Software Quality Assessment: Defect Life Cycle, Software Defect Profile, Its Types
CN117576968A (en) A simulated electrical operation test method and computer equipment
CN120675681A (en) Safety instrument system, data voting method and related device
JP2972558B2 (en) Fault simulation method for logic circuits
CN115525465A (en) Fault point prediction method and system based on multiple failure analysis