JPS607206A - ピ−ククランプ回路 - Google Patents

ピ−ククランプ回路

Info

Publication number
JPS607206A
JPS607206A JP58115645A JP11564583A JPS607206A JP S607206 A JPS607206 A JP S607206A JP 58115645 A JP58115645 A JP 58115645A JP 11564583 A JP11564583 A JP 11564583A JP S607206 A JPS607206 A JP S607206A
Authority
JP
Japan
Prior art keywords
output
signal
semiconductor switch
turned
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58115645A
Other languages
English (en)
Inventor
Takuya Hosoda
細田 卓谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ando Electric Co Ltd
Original Assignee
Ando Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ando Electric Co Ltd filed Critical Ando Electric Co Ltd
Priority to JP58115645A priority Critical patent/JPS607206A/ja
Publication of JPS607206A publication Critical patent/JPS607206A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00Demodulation of amplitude-modulated oscillations
    • H03D1/22Homodyne or synchrodyne circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (a) 発明の技術分野 この発明は、アース電位の異なる交流信号を同期検波す
るときに使用するピーククランプ回路に閏するものであ
り、さらに詳しくいえば出力信号を360°ごとに接地
することにより、交流信号を位相ロックするようにした
ピーククランプ回路についてのものである。
(b) 従来技術 このような場合に使用する従来回路の一例を第1図に示
す。
第1図では、交流信号を発生ずる信号源1の出力を絶縁
変換器2で絶縁し、増幅器11と増幅器12を介して出
力端子13にJ4いている。増幅器11は同相増幅器、
増幅器12は反転増幅器である。第1図では、絶縁変換
器2にトランスを使用した場合を例示している。
端子14には信号源1の位相と同1υjした方形波電圧
を加え、端子15には信号源10位相と180゜ずれた
方形波電圧を加える。
ダイオード16は信号源1の位相に同期してトランジス
タ17をオンにし、ダイオード18も同じように信号源
10位相に同期してトランジスタ19をオンにする。し
たがって、トラ/ジスタ17とトランジスタ18は信号
源1の位相に同期して半周期ごとに交互にオンオフを繰
り返ず。
端子14と端子15に加える方形波電圧の+側のピーク
電圧+Vとしては、同期検波する信号の+側のピーク電
圧と同じか、またはそれ以上の電圧にする。
また、端子14と端子15に加える方形波電圧の一側の
ピーク電圧−VPはトランジスタ17とトランジスタ1
8のピンチオフ電圧V、よりも低い電圧にする。
抵抗21は端子14の方形波電圧が−1−Vのとき、ト
ランジスタ17をVcs”Oに保ち、オンにするための
自己バイアス用抵抗であり、抵抗23も抵抗21と同じ
ようにトランジスタ19の自己バイアス用である。
抵抗21〜24の間には、抵抗21)抵抗22、抵抗2
3)抵抗24の関係をもたせ、検波信号に対する方形波
のもれを少なくする。
このように構成しているので、第1図の出力端子13に
は信号源1の全波整流出力が得られる。
(c) 従来技術の問題点 第1図では、端子14の方形波電圧の立−1−り成分が
ダイオード16の接合静電容量でバイパスされる。この
バイパスされた信号がトランジスタ17のゲートに加え
られるので、整流出力には正のスパイク伏電圧が重畳さ
れるという問題がある。
特に、整流出力か小さいときは、この現象を無視するこ
とができなくなる。
なお、ダイオード18とトランジスタ19側についても
同じような問題がある。
また、トランジスタ17のゲートバイアス用抵抗21に
は抵抗値の大きなものが必要なので、トランジスタ17
の入力容量とで周波数特性をもった整流出力になるとい
う問題がある。
この関係は、トランジスタ19側の抵抗23についても
同じである。
(d) 発明の目的 この発明は、交流信号に直列に宏続するコンデンサと、
とのコンデ/すの出力側と接地間に接続する半導体スイ
ッチと、交流信号のピーク値に同期したパルスを出すタ
イミング信号発生回路とを備え、タイミング信号発生回
路の出力で360°ごとに半導体スイッチをオンにして
コンデンサの出力側を接地するピーククランプ回路を提
供することにより、従来技術の問題を解決しようとする
ものである。
(e) 発明の実施例 まず、この発明による実施例の構成図を第2図に示す。
第2図の信号源1と絶縁変換器2は第1図のものと同じ
である。
第2図の3は絶縁変換器2の出力に直列に接続するコン
デンサ、4はコンデ/す3の出力側と接地間に接続する
半導体スイッチ、5はタイミング信号発生回路である。
第2図では、半導体スイッチ4にトランジスタを使用し
た場合を例示している。
タイミング信号発生回路5は、信号源1が発生ずる交流
信号の正または負のどちらかのピーク値に同期したパル
スを発生ずる。信号源1のピーク値の極性は出力端子6
の整流出力の極性によって決められる。その理由は次の
とおりである。
半導体スイッチ4は通常はオフになっており、半導体ス
イッチ4がオンになるとコンデンサ3の出力側を接地す
るように動作する。したがって、出力端子6には半導体
スイッチ4がオンになるたびに接地電位にクランプされ
た整流出力がでてくる。
この整流出力の極性を正にするためには、コンデンサ3
の出力側の信号が負のピークのとき半導体スイッチ4を
オンにすればよい。また、整流出力の極性を負にするた
めには、コンデンサ3の出力側の信号が正のピークのと
き半導体スイッチ4をオンにすればよい。
なお、タイミング信号発生回路5は半導体スイッチ4を
360°おきにオンにさせるためのものなので、第2図
のトランジスタがr’ N I)かNPNかによって出
力パルスの極性を変え、その出力パルスを加えることに
よって半導体スイッチ4がオフになるようにする。
このように第2図の実施例回路によれば、信号源1の交
流信号を絶縁変換器2を介することによりアース電位の
異なる同期検波回路を構成することができ、信号源lの
ピーク値をクランプすることができるようになる。
次に、タイミング信号発生回路5の実施例の回路図を第
3図に示す。
第3図では、コンデノサ52と増幅器53で90°移相
器を構成し、コンデノサ54と抵抗55で微分回路を構
成する。そしてホトカプラ56を介してパルス信号を取
り出す。
次に、第3図の波形図の一例を第4図に示す。
第4図(7)は入力端子51の信号波形であり、入力端
子51に加える信号は信号源1の交流信号と同じ位相に
する。
第4図(イ)は増幅器53の出力波形で第3図(ア)に
対し位相が90°ずれた方形波になっている。
第4図(イ)の立下りで微分回路が動作し、ホトカプラ
56内のホトダイオードを発光させる。これにより、ホ
トカプラ56内のホトトランジスタがオンになり、第4
図(つ)のパルス信号が出力端子57から取り出される
第4図(I)は第2図の出力端子6に現れる波形図の一
例であり、信号#1の負のピークを接地電位にクランプ
した例である。
なお、出力端子6の実際の波形は抵抗7とコンデンサ8
の整流回路により、平滑された波形になる。
次に、この発明による他の実施例の構成図を第5図に示
す。
第5図は絶縁変換器として第2図のトランスの代りにホ
トカプラ9を使用したもので、トランスを使わなくても
ホトカプラ9によりアース電位の異なる同期検波ができ
ることを示したものである。
(f、) 発明の効果 この発明によれば、少ない構成部品でアース電位の異な
る交流信号のピーク値を360°ごとに接地するビーク
クランプ回路を提供するlとができる。
【図面の簡単な説明】
第1図は従来回路の一例を示す図、 第2図はこの発明による実施例の構成図、第3図は第2
図のタイミング信号発生1ul il+) 5の実施例
の回路図、 第4図は第3図の波形図の一例を示す図、第5図はこの
発明による他の実施例の構成図。 1・・・・・・信号源、2・・・・・絶縁変換器、3・
・・・・コンデンサ、4・・・・半導体スイ・ソチ、5
・・・・・タイミング信号発生回路、6・・・・・・出
力端子、7・・・・・抵抗、8・・・・コンデノサ、9
・・・ホトカプラ、11・・・・・・増幅器、12・・
・・・増幅器、13・・・・出力端子、14・・・・・
端子、15・・・端子、16・・・・・ダイ」−ド、1
7・・・・・・トランジスタ、18・・・・・ダイ刈°
−ド、19・・・・・トランジスタ、21〜24・・・
・・・抵抗、51・・・・・入力端子、52・・・コン
デンー、53・・・増11i1 器、54・・・・コン
デノサ、55・・・・・抵抗、56・・・・ホトカプラ
、57・・・・・出力端子。 代理人 弁理士 小 俣 欽 司 第1図 第8図 VE 第4図

Claims (1)

  1. 【特許請求の範囲】 1、 交流信号を発生ずる信号源と、 前記信号源に接続する絶縁変換器と、 前記絶縁変換器の出力に直列に接続するコンデンサと、 前記コンデンサの出力側と接地間に接続する半導体スイ
    ッチと、 前記交流信号の正または負のどちらかのピーク値に同期
    したパルスを出ずタイミング信号発生回路とを備え、 前記タイミング信号発生回路の出力で前記半導体スイッ
    チをオンにすることにより、360°ごとに前記コ/デ
    ンーリ°の出力側を接地することを特徴とするピークク
    ランプ回路。
JP58115645A 1983-06-27 1983-06-27 ピ−ククランプ回路 Pending JPS607206A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58115645A JPS607206A (ja) 1983-06-27 1983-06-27 ピ−ククランプ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58115645A JPS607206A (ja) 1983-06-27 1983-06-27 ピ−ククランプ回路

Publications (1)

Publication Number Publication Date
JPS607206A true JPS607206A (ja) 1985-01-16

Family

ID=14667766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58115645A Pending JPS607206A (ja) 1983-06-27 1983-06-27 ピ−ククランプ回路

Country Status (1)

Country Link
JP (1) JPS607206A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5126819B1 (ja) * 1970-06-17 1976-08-09
JPS5248697U (ja) * 1975-10-05 1977-04-06

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5126819B1 (ja) * 1970-06-17 1976-08-09
JPS5248697U (ja) * 1975-10-05 1977-04-06

Similar Documents

Publication Publication Date Title
RU2105415C1 (ru) Радиопередающая система временной области и радиопередатчик
AU602444B2 (en) An improved circuit arrangement for detecting cross over by an alternating voltage of a fixed reference voltage level
US3231824A (en) Pulse counter detector
JPS607206A (ja) ピ−ククランプ回路
US3764925A (en) Demodulator circuit
US3433980A (en) Plural channel delay line circuit for processing a pal color television signal
US5045943A (en) Synchronous signal separation circuit
JPS583415B2 (ja) デジタルシンゴウノチエンジカンセイギヨカイロ
US3922593A (en) Circuit for producing odd frequency multiple of an input signal
US3050674A (en) Phase regulated inverters
US3012201A (en) Means for producing waveforms for phase comparators as used in tv receivers and the like
US3832572A (en) Circuit for delaying and shaping synchronizing pulse
US6005381A (en) Electrical signal phase detector
JPS609370A (ja) 同期整流回路
RU1777216C (ru) Многоканальное устройство дл управлени вентильным преобразователем
US3212012A (en) Phase sensitive circuit employing a y electrical circuit interconnected with a deltaelectrical circuit
KR930003565B1 (ko) 동기신호 분리장치
JPS6314530Y2 (ja)
GB958794A (en) Phase-and frequency-comparison circuit comprising two rectifying sections
SU1383464A1 (ru) Формирователь пр моугольных импульсов из напр жени сети
KR910008271Y1 (ko) 수평 위상 조정회로
JPS5938787Y2 (ja) テレビジョン受信機
JPS593655Y2 (ja) 同期分離回路
JPH0326709Y2 (ja)
JPS5850684Y2 (ja) バ−ストゲ−トパルス形成回路