JPS607211A - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JPS607211A JPS607211A JP58113957A JP11395783A JPS607211A JP S607211 A JPS607211 A JP S607211A JP 58113957 A JP58113957 A JP 58113957A JP 11395783 A JP11395783 A JP 11395783A JP S607211 A JPS607211 A JP S607211A
- Authority
- JP
- Japan
- Prior art keywords
- amplifier circuit
- differential amplifier
- differential
- transistor
- differential gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＭＯ８集積回路における差動増幅回路に関する
ものである。
ものである。
従来、差動増幅回路の差動利得は入力トランジスタとロ
ードトランジスタのみの電気的特性で決定される。
ードトランジスタのみの電気的特性で決定される。
第１図に０ＭＯ８で構成される差動増幅回路の一例を示
す。この回路の差動利得は一般に跡１４ ／（ｙ−ｄ Ｓ １２−１−％ ｓ １りで近似される
。ここでサフィックス１２１１４はＭＯＳ）ランジスタ
番号に一致する。したがって差動利得はｙｆｎ１４ を
決定するドレイン電流、トランジスタサイズ、又ｐｄｓ
ｔｚ。
す。この回路の差動利得は一般に跡１４ ／（ｙ−ｄ Ｓ １２−１−％ ｓ １りで近似される
。ここでサフィックス１２１１４はＭＯＳ）ランジスタ
番号に一致する。したがって差動利得はｙｆｎ１４ を
決定するドレイン電流、トランジスタサイズ、又ｐｄｓ
ｔｚ。
ｆｄ ｓ ｓ ４を決定するゲートソース電圧、トラン
ジスタサイズにより決定されている。したがって回路の
動作点を変更せずに差動利得を調整変更することは困難
であった。一旦差動増幅回路を設計し、所望の差動利得
を得ると、その後の差動利得の変更は新たに別の差動増
幅回路を設計することになる。
ジスタサイズにより決定されている。したがって回路の
動作点を変更せずに差動利得を調整変更することは困難
であった。一旦差動増幅回路を設計し、所望の差動利得
を得ると、その後の差動利得の変更は新たに別の差動増
幅回路を設計することになる。
本発明は差動増幅回路の２つの出力端子間にＭＯＳ）ラ
ンジスタのソース電極、ドレイン電極をそれぞれ接続し
、ゲート電極に最高電位又は最低電位を与えることによ
りＭＯＳ）ランジスタのドレインソースコンダクタンス
を得て差動利得を設定することを目的としたものである
。
ンジスタのソース電極、ドレイン電極をそれぞれ接続し
、ゲート電極に最高電位又は最低電位を与えることによ
りＭＯＳ）ランジスタのドレインソースコンダクタンス
を得て差動利得を設定することを目的としたものである
。
本発明はＭＯ８差動増幅回路の２つの差動出力端子の一
方の差動出力端子にへ４０Ｓトランジスタのソース電極
を又、該ＭＯＳ差動増幅回路の他方の差動出力端子に該
ＭＯ８）ランジスクのドレイン電極を夫々接続し該ＭＯ
８）ランジスタのゲート電１極に最高電位又は最低電４
位を与える構成をとる。
方の差動出力端子にへ４０Ｓトランジスタのソース電極
を又、該ＭＯＳ差動増幅回路の他方の差動出力端子に該
ＭＯ８）ランジスクのドレイン電極を夫々接続し該ＭＯ
８）ランジスタのゲート電１極に最高電位又は最低電４
位を与える構成をとる。
該ＭＯＳトランジスタはトランジスタサイズ及びゲート
ソース電圧で決定される固定されたドレインソースコン
ダクタンス％ｓを有する。１−ブこがりて、ＭＯＳ）ラ
ンジスタのゲート長及びゲート幅を決定することによっ
て任意ｙｄ ｓを得ることが出来る。このｐｄｓが差動
利得を減じる方向に働くためＭＯＳ差動増幅回路の出力
端子間にソース電極、ドレイン電極を接続し、ゲート電
極に最高電位又は最低電位を与えることにより、差動利
得を適切に設計できる利得を有する。
ソース電圧で決定される固定されたドレインソースコン
ダクタンス％ｓを有する。１−ブこがりて、ＭＯＳ）ラ
ンジスタのゲート長及びゲート幅を決定することによっ
て任意ｙｄ ｓを得ることが出来る。このｐｄｓが差動
利得を減じる方向に働くためＭＯＳ差動増幅回路の出力
端子間にソース電極、ドレイン電極を接続し、ゲート電
極に最高電位又は最低電位を与えることにより、差動利
得を適切に設計できる利得を有する。
次に本発明を図面を用（・て説明する。
第２図はＣＭＯＳ差動増幅回路の一例であり、差動増幅
回路の出力端子０２１，０２２にソース電極ドレイン電
極をそれぞれ接続し、ゲート電極を最低電位にしたＰチ
ャネルＭＯ８）ランジスクＭ２６を含む。Ｎ２６が付加
されて（・な（・場合は第１図の例で示した通り、その
差動利得は”Ｌ２４．（、、ｄ・・・十％ｓ＋４）で近
似されたが、Ｎ２６を付加したこと４ｎｚ４ により、差動利得は ／’（％ｓｚ−１−ｇｄｓｚ４−
１−２ｐｄｓｚ６）と近似され、差動利得を減する効果
をもたらず。
回路の出力端子０２１，０２２にソース電極ドレイン電
極をそれぞれ接続し、ゲート電極を最低電位にしたＰチ
ャネルＭＯ８）ランジスクＭ２６を含む。Ｎ２６が付加
されて（・な（・場合は第１図の例で示した通り、その
差動利得は”Ｌ２４．（、、ｄ・・・十％ｓ＋４）で近
似されたが、Ｎ２６を付加したこと４ｎｚ４ により、差動利得は ／’（％ｓｚ−１−ｇｄｓｚ４−
１−２ｐｄｓｚ６）と近似され、差動利得を減する効果
をもたらず。
第３図はＣへ４０８差動増幅回路のもう一つの例である
。差動増幅回路の出力端子０３１，０３２にソース電極
、ドレイン電極をそれぞれ接続し、ゲート電極を最高電
位にしたＮチャネルＭＯＳ）ランジスタＭ３６を含む。
。差動増幅回路の出力端子０３１，０３２にソース電極
、ドレイン電極をそれぞれ接続し、ゲート電極を最高電
位にしたＮチャネルＭＯＳ）ランジスタＭ３６を含む。
差動利得は鶴２図で示した例（！： 同４Ｍ ”３ン（
ｇｄｓａ２＋Ｐｄ５３４＋２５’ｄｓ３ａ） ト近似さ
れ、差動利得を減する効果をもたらす。
ｇｄｓａ２＋Ｐｄ５３４＋２５’ｄｓ３ａ） ト近似さ
れ、差動利得を減する効果をもたらす。
第１図は従来のＣＭＯＳ差動増幅回路の例、第２図、第
３図は各々本発明実施例のＣＭＯＳ差動増幅回路である
。 ナオ図ニオイテ、Ｖｌｌ、Ｂ１１．ｖＳＳ゛パ・・電源
端子、Ｍｌｌ、Ｎ１２・・・・・・ＰチャネルＭ−ＯＳ
トランジスタ、Ｍ１３＃Ｍ１４．Ｎ１５・・・・・・Ｎ
チャネ／Ｉ／ＭＯＳトランジスタ、ｌＮ１１．ｌＮｌ２
・・・・・・入力端子、０１１゜０１２・・・・・・出
力端子、Ｎ２１ 、Ｂ２１ 、Ｖｓｓ・・・・・・電源
端子、Ｎ２１．Ｎ２２．Ｎ２６・・・・・・Ｐチャネル
ＭＯ８）ランジスタ、Ｎ２３．Ｎ２４．Ｎ２５・・・・
・・ＮチャネルＭＯＳトランジスタ、ｌＮ２１．ｌＮ２
２・・・・・・入力端子、０２１．０２２ ・・・・−
出力端子、Ｖ３１ 、 Ｂ３ Ｊｓｓ−・−・−電源端
子、１ｖＩ３１ 、 Ｍ ３２・・・・・・Ｐチャネル
ＭＯ８）ランジスタ、Ｎ３３．Ｎ３４．Ｎ３５．Ｎ３６
・・・・・・ＮチャネルＭＯＳ）ランジスタ、ｌＮ３１
．ｌＮ３２・・・・・・入力端子、０３１，０３２・・
・・・・出力端子、である。
３図は各々本発明実施例のＣＭＯＳ差動増幅回路である
。 ナオ図ニオイテ、Ｖｌｌ、Ｂ１１．ｖＳＳ゛パ・・電源
端子、Ｍｌｌ、Ｎ１２・・・・・・ＰチャネルＭ−ＯＳ
トランジスタ、Ｍ１３＃Ｍ１４．Ｎ１５・・・・・・Ｎ
チャネ／Ｉ／ＭＯＳトランジスタ、ｌＮ１１．ｌＮｌ２
・・・・・・入力端子、０１１゜０１２・・・・・・出
力端子、Ｎ２１ 、Ｂ２１ 、Ｖｓｓ・・・・・・電源
端子、Ｎ２１．Ｎ２２．Ｎ２６・・・・・・Ｐチャネル
ＭＯ８）ランジスタ、Ｎ２３．Ｎ２４．Ｎ２５・・・・
・・ＮチャネルＭＯＳトランジスタ、ｌＮ２１．ｌＮ２
２・・・・・・入力端子、０２１．０２２ ・・・・−
出力端子、Ｖ３１ 、 Ｂ３ Ｊｓｓ−・−・−電源端
子、１ｖＩ３１ 、 Ｍ ３２・・・・・・Ｐチャネル
ＭＯ８）ランジスタ、Ｎ３３．Ｎ３４．Ｎ３５．Ｎ３６
・・・・・・ＮチャネルＭＯＳ）ランジスタ、ｌＮ３１
．ｌＮ３２・・・・・・入力端子、０３１，０３２・・
・・・・出力端子、である。
Claims (1)
- ＭＯ８差動増幅回路にお（・て、２つの差動出力端子の
一方の差動出力端子にＭＯＳ）ランジスタのソース電極
を又、該ＭＯ８差動増幅回路の他方の差動出力端子に該
ＭＯ８）ランジスタのドレイン電極を各々接続し、該Ｍ
Ｏ８）ランジスタのゲート電極に回路内で用（・られる
最高電位又は最低電位を与えることを特徴とする差動増
幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113957A JPS607211A (ja) | 1983-06-24 | 1983-06-24 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113957A JPS607211A (ja) | 1983-06-24 | 1983-06-24 | 差動増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS607211A true JPS607211A (ja) | 1985-01-16 |
Family
ID=14625443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58113957A Pending JPS607211A (ja) | 1983-06-24 | 1983-06-24 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607211A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5285168A (en) * | 1991-09-18 | 1994-02-08 | Hitachi, Ltd. | Operational amplifier for stably driving a low impedance load of low power consumption |
| US7538618B2 (en) | 2006-12-05 | 2009-05-26 | Electronics And Telecommunications Research Institute | Wideband active balun circuit based on differential amplifier |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5717365A (en) * | 1980-04-02 | 1982-01-29 | Inst Metarotsunanii I Tekunoro | Squeezing casting device |
| JPS57148409A (en) * | 1981-03-09 | 1982-09-13 | Sanyo Electric Co Ltd | Fet amplifying circuit |
-
1983
- 1983-06-24 JP JP58113957A patent/JPS607211A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5717365A (en) * | 1980-04-02 | 1982-01-29 | Inst Metarotsunanii I Tekunoro | Squeezing casting device |
| JPS57148409A (en) * | 1981-03-09 | 1982-09-13 | Sanyo Electric Co Ltd | Fet amplifying circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5285168A (en) * | 1991-09-18 | 1994-02-08 | Hitachi, Ltd. | Operational amplifier for stably driving a low impedance load of low power consumption |
| US7538618B2 (en) | 2006-12-05 | 2009-05-26 | Electronics And Telecommunications Research Institute | Wideband active balun circuit based on differential amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6356153B1 (en) | Rail-to-rail input/output operational amplifier and method | |
| JP2641408B2 (ja) | 低電圧高速動作のｃｍｏｓ演算増幅器 | |
| JPS6329854B2 (ja) | ||
| JPS59212009A (ja) | 電流増幅装置 | |
| US8138839B2 (en) | Wideband CMOS gain stage | |
| JPH033402B2 (ja) | ||
| GB2047492A (en) | Complementary transistor circuit | |
| JPS62228172A (ja) | 電圧比較回路 | |
| JPS6119134B2 (ja) | ||
| US4633192A (en) | Integrated circuit operating as a current-mirror type CMOS amplifier | |
| JPS607211A (ja) | 差動増幅回路 | |
| JP2586171B2 (ja) | 演算増幅器 | |
| JPS6021605A (ja) | 正帰還を利用するｃｍｏｓ高利得増幅器 | |
| JPH0818355A (ja) | 演算増幅器 | |
| JPS60214611A (ja) | シングルエンド方式のｍｏｓトランジスタ差動増幅器 | |
| JPH02124609A (ja) | 電流ミラー回路 | |
| JPH05283949A (ja) | Ｃｍｏｓ増幅器 | |
| JP3257062B2 (ja) | 電流源回路 | |
| JP2787867B2 (ja) | 定電流回路 | |
| JPS60160715A (ja) | Ｍｏｓ可変ピ−ククリツプ回路 | |
| JPH0324809B2 (ja) | ||
| JPH0241042B2 (ja) | ||
| JPS625724A (ja) | インバ−タ回路 | |
| JPH02168726A (ja) | 排他的論理和ゲート | |
| JPS6081907A (ja) | ソ−スフオロア回路 |