JPS607279B2 - 画面メモリ制御方式 - Google Patents
画面メモリ制御方式Info
- Publication number
- JPS607279B2 JPS607279B2 JP16523478A JP16523478A JPS607279B2 JP S607279 B2 JPS607279 B2 JP S607279B2 JP 16523478 A JP16523478 A JP 16523478A JP 16523478 A JP16523478 A JP 16523478A JP S607279 B2 JPS607279 B2 JP S607279B2
- Authority
- JP
- Japan
- Prior art keywords
- screen memory
- code information
- screen
- address
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Digital Computer Display Output (AREA)
Description
【発明の詳細な説明】
本発明は極めて短時間で画面メモリに記憶された内容を
特定のコードに書換える制御方式に関する。
特定のコードに書換える制御方式に関する。
従来画面メモリに記憶されている内容を陰極線管上にマ
イクロプロセッサの制御により表示し、不要になれば記
憶内容を消去することは第１図のブロック図により実施
されている。
イクロプロセッサの制御により表示し、不要になれば記
憶内容を消去することは第１図のブロック図により実施
されている。
第１図においててデータ処理部例えばマイクロプロセッ
サＭ円Ｕからのアドレスバスに第１マルチプレクサＭ円
Ｘ−１を介して画面メモリ（ＲＡＭ）が、またダイレク
トメモリアクセス回路（ＤＭＡ回路）が第１マルチプレ
クサＭＰＸ−１を介してＲＡＭを接続されている。第１
図において‘１） 画面メモリＲＡＭに対する情報の書
込み■ 画面メモリに記憶された情報の陰極線管を使用
した表示部に対する表示｛３ｉ 画面メモ川こ対する情
報の消去 について各々説明する。
サＭ円Ｕからのアドレスバスに第１マルチプレクサＭ円
Ｘ−１を介して画面メモリ（ＲＡＭ）が、またダイレク
トメモリアクセス回路（ＤＭＡ回路）が第１マルチプレ
クサＭＰＸ−１を介してＲＡＭを接続されている。第１
図において‘１） 画面メモリＲＡＭに対する情報の書
込み■ 画面メモリに記憶された情報の陰極線管を使用
した表示部に対する表示｛３ｉ 画面メモ川こ対する情
報の消去 について各々説明する。
先ず１の場合についてはマイクロプロセッサユニットＭ
ＰＵ‘こデータバスを介して記憶すべき情報が、そして
アドレスバスを介して画面メモリＲＡＭ上のアドレスが
入力される。
ＰＵ‘こデータバスを介して記憶すべき情報が、そして
アドレスバスを介して画面メモリＲＡＭ上のアドレスが
入力される。
それによってＭＰＵはそれらが入力すると、書込モード
に切換えられそのアドレスをアドレスバスを介してマル
チプレクサＭ円Ｘ−１及び指令用レジスタＣＭＲに出力
するとともに、情報（実際には文字パターンに対応した
コード）がデータバスを介して画面メモリＲＡＭに与え
られる。指令用レジスタＣＭ凪は書込命令をマルチプレ
クサＭＰＸ−１ならびに画面メモリ読出・書込制御回路
に与え、ＲＡＭを書込モードに切換えるとともにマルチ
プレクサＭＰＸ−１を、アドレスバスと画面メモリＲＡ
Ｍとが接続するように指令する。
に切換えられそのアドレスをアドレスバスを介してマル
チプレクサＭ円Ｘ−１及び指令用レジスタＣＭＲに出力
するとともに、情報（実際には文字パターンに対応した
コード）がデータバスを介して画面メモリＲＡＭに与え
られる。指令用レジスタＣＭ凪は書込命令をマルチプレ
クサＭＰＸ−１ならびに画面メモリ読出・書込制御回路
に与え、ＲＡＭを書込モードに切換えるとともにマルチ
プレクサＭＰＸ−１を、アドレスバスと画面メモリＲＡ
Ｍとが接続するように指令する。
したがって画面メモリＲＡＭではマルチプレクサＭＰＸ
−１を介して与えられたメモリ上のアドレスにデータバ
スを介して与えられた文字コードを記憶する。
−１を介して与えられたメモリ上のアドレスにデータバ
スを介して与えられた文字コードを記憶する。
次に‘２｝の表示の場合について説明すると、表示指令
が入力するとマルチプロセッサＭＰＵは表示モード‘こ
切換えられ、表示指令をアドレスバスを介して指令用レ
ジスタＣＭ旧に与える。
が入力するとマルチプロセッサＭＰＵは表示モード‘こ
切換えられ、表示指令をアドレスバスを介して指令用レ
ジスタＣＭ旧に与える。
ＣＭＲは表示指令にもとづいて、マルチプレクサＭＰＸ
−１をダイレクトメモリアクセス回路ＤＭＡを画面メモ
リＲＡＭとが接続されるように、そして画面〆モリ読出
書込制御回路Ｒ／Ｗ−ＣＣを介して画面メモリＲＡＭを
読出モードｌこ、更にダイレクトメモリアクセス回路Ｄ
ＭＡに計数開始指令を与える。したがってＤＭＡからは
順次アドレスがマルチプレクサＭＰＸ−１を介して画面
メモリＲＡＭに与えられ、そのアドレスに対応した情報
が表示画面上における１行分ずつ表示制御回路ＤＳＣ内
に設けられたラインバッファ（図示省略）に送出される
。このラインバッフに記憶された１行分の表示が終了す
ると、ＤＭＡは次のアドレスを画面メモリＲＡＭに与え
、同様にしてそのアドレスに対応する１行分の文字コー
ドを表示制御回路ＤＳＣに送出する。表示制御回路ＤＳ
Ｃはその文字コードーこ対応した文字パターンを表示ビ
デオ信号として陰極線管表示部ＣＲＴに表示させる。次
に糊消去について説明する。
−１をダイレクトメモリアクセス回路ＤＭＡを画面メモ
リＲＡＭとが接続されるように、そして画面〆モリ読出
書込制御回路Ｒ／Ｗ−ＣＣを介して画面メモリＲＡＭを
読出モードｌこ、更にダイレクトメモリアクセス回路Ｄ
ＭＡに計数開始指令を与える。したがってＤＭＡからは
順次アドレスがマルチプレクサＭＰＸ−１を介して画面
メモリＲＡＭに与えられ、そのアドレスに対応した情報
が表示画面上における１行分ずつ表示制御回路ＤＳＣ内
に設けられたラインバッファ（図示省略）に送出される
。このラインバッフに記憶された１行分の表示が終了す
ると、ＤＭＡは次のアドレスを画面メモリＲＡＭに与え
、同様にしてそのアドレスに対応する１行分の文字コー
ドを表示制御回路ＤＳＣに送出する。表示制御回路ＤＳ
Ｃはその文字コードーこ対応した文字パターンを表示ビ
デオ信号として陰極線管表示部ＣＲＴに表示させる。次
に糊消去について説明する。
消去は書込みの変形であり、消去には部分消去と全面消
去がある。部分消去の場は消去すべき画面メモリ上のア
ドレスが与えられ、それは書込みと同様に行なわれる。
即ちマイクロプロセッサＭ円Ｕにより、アドレスバスを
介してアドレスが指令アドレスを介して消去指令が与え
ると「書込と同様にマルチプレクサＭ円Ｘ−１及び画面
メモｌｊ読出書込制御回路ＲノＷ−ＣＣに消去である旨
指令する。それ故画面メモリＲＡＭではマルチプレクサ
Ｍ円×−竃を介して入力したアドレスに対応した場所に
デ−タバスを介して与えられるスペースコード（オール
“ＯＷ）を記憶する。
去がある。部分消去の場は消去すべき画面メモリ上のア
ドレスが与えられ、それは書込みと同様に行なわれる。
即ちマイクロプロセッサＭ円Ｕにより、アドレスバスを
介してアドレスが指令アドレスを介して消去指令が与え
ると「書込と同様にマルチプレクサＭ円Ｘ−１及び画面
メモｌｊ読出書込制御回路ＲノＷ−ＣＣに消去である旨
指令する。それ故画面メモリＲＡＭではマルチプレクサ
Ｍ円×−竃を介して入力したアドレスに対応した場所に
デ−タバスを介して与えられるスペースコード（オール
“ＯＷ）を記憶する。
これによって、１アドレスに対する情報の消去が終了す
る。また全面消去の場合には２つのモードがあり、行消
去と全画面消去がある。行消去の場合にはマイクロプロ
セッサＭＰ山こはその行のアドレスと行消去の指令が入
力しもＭＰＵはそのアドレスから順次１行分のアドレス
をマルチプレクサＭＰＸ−１を介して画面メモリＲＡＭ
に与えるとともに、アドレスバスを介してスベースコ〜
ドを画面メモ川こ与え、その１行のみの消去を行なう。
次に全画面消去の場合については全画面消去指令がマイ
クロプロセッサＭＰＵに入力すると、ＭｍＵでは、画面
上の先頭アドレスから順次アドレスをマルチプレクサＭ
ＰＸ−量を介して画面メモリＲＡＭに与えるとともに「
そのアドレスの送出と同期してスペースコードもＲＡＭ
に与える。
る。また全面消去の場合には２つのモードがあり、行消
去と全画面消去がある。行消去の場合にはマイクロプロ
セッサＭＰ山こはその行のアドレスと行消去の指令が入
力しもＭＰＵはそのアドレスから順次１行分のアドレス
をマルチプレクサＭＰＸ−１を介して画面メモリＲＡＭ
に与えるとともに、アドレスバスを介してスベースコ〜
ドを画面メモ川こ与え、その１行のみの消去を行なう。
次に全画面消去の場合については全画面消去指令がマイ
クロプロセッサＭＰＵに入力すると、ＭｍＵでは、画面
上の先頭アドレスから順次アドレスをマルチプレクサＭ
ＰＸ−量を介して画面メモリＲＡＭに与えるとともに「
そのアドレスの送出と同期してスペースコードもＲＡＭ
に与える。
これをＲＡＭの最終アドレスまで行なうことにより全面
消去を行なう。以上は従来の操作の説明であるが、ここ
で問題となるのは消去時間である。
消去を行なう。以上は従来の操作の説明であるが、ここ
で問題となるのは消去時間である。
即ち１文字当り２０仏の消去時間を要しｔ ｌ画面２０
０に宇程度とすると消去動作開始より終了までの動作に
約５０の秒を要することとなる。更にフラグを用いて制
御するディスプレイの場合はメモリ消去に１００肌砂を
要するため、ＭＰＵとしては他の業務に要する時間と比
較し、長時間過ぎるため〜処理の途中でＭＰＵに「応答
信号」を送り返すなど故障発生と誤認する時のタイムオ
ーバ動作に対する考慮をしたファームウェアとする必要
がある。そのためマイク。プロセッサの処理能率に悪影
響を与えている。このような欠点は行消去へ全画面消去
等の全面消去をマイクロプロセッサＭＰＵを介してアド
レスを発生させていたことにより生じる点に着目し、本
発明では議出しの際アドレスを発生していたダイレクト
メモリアクセス回路ＤＭＡを前述の如き全画面消去の場
合にもアドレス発生手段として兼用したものである。以
下第２図に示す本発明の実施例について説明する。
０に宇程度とすると消去動作開始より終了までの動作に
約５０の秒を要することとなる。更にフラグを用いて制
御するディスプレイの場合はメモリ消去に１００肌砂を
要するため、ＭＰＵとしては他の業務に要する時間と比
較し、長時間過ぎるため〜処理の途中でＭＰＵに「応答
信号」を送り返すなど故障発生と誤認する時のタイムオ
ーバ動作に対する考慮をしたファームウェアとする必要
がある。そのためマイク。プロセッサの処理能率に悪影
響を与えている。このような欠点は行消去へ全画面消去
等の全面消去をマイクロプロセッサＭＰＵを介してアド
レスを発生させていたことにより生じる点に着目し、本
発明では議出しの際アドレスを発生していたダイレクト
メモリアクセス回路ＤＭＡを前述の如き全画面消去の場
合にもアドレス発生手段として兼用したものである。以
下第２図に示す本発明の実施例について説明する。
第１図と同一の符号は同様のものを示し、ＣＤＧは特定
コード信号発生回路この場合はスペースコードを発生す
る回路、ＭＰＸ−２は切換手段例えばマルチプレクサで
あり、マイクロプロセッサＭＰＵからのデータバス線と
特定コード信号発生回路ＣＯＧからのデータバス線が入
力されている。
コード信号発生回路この場合はスペースコードを発生す
る回路、ＭＰＸ−２は切換手段例えばマルチプレクサで
あり、マイクロプロセッサＭＰＵからのデータバス線と
特定コード信号発生回路ＣＯＧからのデータバス線が入
力されている。
ＣＲＴ画面表示の時の動作は第１図の場合と同様である
。全画面消去のときＭＰＵはアドレスバスを介してＣＭ
庇に指令を与えＭＰＸ−１をＤＭＡ側に切換え、ＲノＷ
−ＣＣを書込側に切換え、ＤＭＡを当初番地から指定す
るように動作させる。このときＭ円Ｘ−２はＣＭＲの指
令によりＣＤＧ出力をＲＡＭに印加するよう切換えられ
、常時発生しているスべ−スコード（オール“０”）を
ＲＡＭに書込ませる。したがってＲＡＭの番地を指定す
るＤＭＡ回路の動作時間が速ければそれだけ遠く画面メ
モリの内容を全部空白コード信号とし「消去」動作を完
了することができる。また行消去の場合はマイクロプロ
セッサＭＰＵに行消去命令ならびに消去すべき行の先頭
のアドレスが入力する。それによって命令用レジスタは
そのアドレスからＤＭＡがアドレスを発生するように指
令し、前述を同じようにマルチプレクサＭＰＸ−２を介
して画面メモリＲＡＭに入力するスペースコードをその
指令されたアドレスに記憶する。なお特定コード信号発
生回路の代りに特定文字を常時発生する回路を使用する
ときは、極めて短時間に画面メモリの内容を特定文字に
全部書換えて記憶させ、後にＣＲＴに表示させることが
できる。このようにして本発明によると特定コード信号
発生回路と、その出力を画面メモリに印加するよう切換
える回路とを具備し、従来読出しの時のみに使用したダ
イレクト・メモリアクセス回路を書込み時に有効に使用
することにより極めて短時間に画面メモリの内容を特定
コードに書換え則ち消去することができ、前述の例によ
る実験では３肌秒以内という結果が得られた。
。全画面消去のときＭＰＵはアドレスバスを介してＣＭ
庇に指令を与えＭＰＸ−１をＤＭＡ側に切換え、ＲノＷ
−ＣＣを書込側に切換え、ＤＭＡを当初番地から指定す
るように動作させる。このときＭ円Ｘ−２はＣＭＲの指
令によりＣＤＧ出力をＲＡＭに印加するよう切換えられ
、常時発生しているスべ−スコード（オール“０”）を
ＲＡＭに書込ませる。したがってＲＡＭの番地を指定す
るＤＭＡ回路の動作時間が速ければそれだけ遠く画面メ
モリの内容を全部空白コード信号とし「消去」動作を完
了することができる。また行消去の場合はマイクロプロ
セッサＭＰＵに行消去命令ならびに消去すべき行の先頭
のアドレスが入力する。それによって命令用レジスタは
そのアドレスからＤＭＡがアドレスを発生するように指
令し、前述を同じようにマルチプレクサＭＰＸ−２を介
して画面メモリＲＡＭに入力するスペースコードをその
指令されたアドレスに記憶する。なお特定コード信号発
生回路の代りに特定文字を常時発生する回路を使用する
ときは、極めて短時間に画面メモリの内容を特定文字に
全部書換えて記憶させ、後にＣＲＴに表示させることが
できる。このようにして本発明によると特定コード信号
発生回路と、その出力を画面メモリに印加するよう切換
える回路とを具備し、従来読出しの時のみに使用したダ
イレクト・メモリアクセス回路を書込み時に有効に使用
することにより極めて短時間に画面メモリの内容を特定
コードに書換え則ち消去することができ、前述の例によ
る実験では３肌秒以内という結果が得られた。
したがって実用上極めて有効である。
第１図は従来の画面メモリを消去する方式を説明する図
、第２図は本発明実施例を示すブロック構成図である。 ＭＰＵ・・・・・・マイクロプロセッサ、ＲＡＭ・・・
・・・画面メモリ、ＤＭＡ・・・・・・ダイレクトメモ
リアクセス回路、ＣＲＴ・・・・・・陰極線管、ＭＰＸ
−１，ＭＰＸ−２・・・…マルチプレクサ、ＣＭＲ……
指令用レジスタ、ＣＤＧ・・・・・・特定コード信号発
生回路、Ｒ／Ｗ−ＣＣ・・・・・・画面メモリ読出書込
制御回路。第１図第２図
、第２図は本発明実施例を示すブロック構成図である。 ＭＰＵ・・・・・・マイクロプロセッサ、ＲＡＭ・・・
・・・画面メモリ、ＤＭＡ・・・・・・ダイレクトメモ
リアクセス回路、ＣＲＴ・・・・・・陰極線管、ＭＰＸ
−１，ＭＰＸ−２・・・…マルチプレクサ、ＣＭＲ……
指令用レジスタ、ＣＤＧ・・・・・・特定コード信号発
生回路、Ｒ／Ｗ−ＣＣ・・・・・・画面メモリ読出書込
制御回路。第１図第２図
Claims (1)
- １ 文字等の情報を表示する表示部と、該表示部に表示
すべき一行分の文字等に対応したコード情報を格納する
ラインバツフアを有し、該ラインバツフアに格納された
コード情報を対応する文字等のパターン情報に変換し該
表示部の走査タイミングに同期して該パターン情報を該
表示部に送出して表示させる表示制御回路と、前記表示
部に対応して１画面分のコード情報を記憶する画面メモ
リと、該画面メモリに記憶された該コード情報のうち前
記ラインバツフアに転送すべきコード情報を格納した画
面メモリ上のアドレスを所定のタイミングで発生するダ
イレクトメモリアクセス回路と、データバスを介して表
示すべき任意のコード情報を前記画面メモリに送出する
データ処理手段と、特定のコード情報のみを前記データ
バスを介して画面メモリに送出する特定コード発生回路
と、前記データ処理手段からのデータバスと特定コード
発生回路からのデータバスとが入力され、データ処理手
段からの指示によって、いずれか一方のデータバスに供
給されるコード情報を前記画面メモリに送出する切換手
段とを備え、全面消去の指令が到来したとき、前記デー
タ処理手段は切換手段に対して特定コード発生回路から
のコード情報が画面メモリに送出されるようにデータバ
スの切換えを指示すると共に、前記ダイレクトメモリア
クセス回路は前記画面メモリにアドレスを与えると共に
、特定コード発生回路はそのアドレスと同期して特定コ
ード情報を画面メモリに与え、そのアドレスに特定コー
ド情報を記憶することを特徴とする画面メモリ制御方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16523478A JPS607279B2 (ja) | 1978-12-31 | 1978-12-31 | 画面メモリ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16523478A JPS607279B2 (ja) | 1978-12-31 | 1978-12-31 | 画面メモリ制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5592935A JPS5592935A (en) | 1980-07-14 |
| JPS607279B2 true JPS607279B2 (ja) | 1985-02-23 |
Family
ID=15808399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16523478A Expired JPS607279B2 (ja) | 1978-12-31 | 1978-12-31 | 画面メモリ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS607279B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58154891A (ja) * | 1982-03-10 | 1983-09-14 | 松下電器産業株式会社 | Ｃｒｔ制御装置 |
| JPS59111686A (ja) * | 1982-12-17 | 1984-06-27 | オムロン株式会社 | Ｃｒｔカラ−デイスプレイ装置 |
-
1978
- 1978-12-31 JP JP16523478A patent/JPS607279B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5592935A (en) | 1980-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0361434B1 (en) | Display emulating system | |
| JPS607279B2 (ja) | 画面メモリ制御方式 | |
| JPH0713788B2 (ja) | 画像表示装置 | |
| JPS60247766A (ja) | プログラム計算機 | |
| JPS6015777A (ja) | 連続した直線の作図方式 | |
| JP2001010124A (ja) | 描画装置及び描画方法、記憶媒体 | |
| JP2523662B2 (ja) | メモリアクセス回路 | |
| JPS61243492A (ja) | ビツトマツプ・デイスプレイ装置 | |
| JPS5937821Y2 (ja) | リフレツシユ型ｃｒｔ表示装置 | |
| JPS5940692A (ja) | スクロ−ル制御方式 | |
| JPS58142389A (ja) | Ｃｒｔデイスプレイのリフレツシユメモリ制御方式 | |
| JPS5553736A (en) | Display unit | |
| JPS60221865A (ja) | 文書処理装置 | |
| US20010048442A1 (en) | Single-chip microcomputer and method of modifying memory contents of its memory device | |
| JPS5834490A (ja) | デイスプレイ装置 | |
| JPH0293723A (ja) | 記録装置 | |
| JPS6365948B2 (ja) | ||
| JPH08263036A (ja) | 画像処理装置 | |
| JPH04273289A (ja) | 表示処理装置 | |
| JPH01116685A (ja) | ブリンキング制御装置 | |
| JPS6114685A (ja) | 画像表示装置 | |
| JPS62231984A (ja) | 表示制御装置 | |
| JPH0157382B2 (ja) | ||
| JPH07175581A (ja) | 手書き入力方法及び装置 | |
| JPS5952432B2 (ja) | 表示制御方式 |