JPH01116685A - ブリンキング制御装置 - Google Patents

ブリンキング制御装置

Info

Publication number
JPH01116685A
JPH01116685A JP62273163A JP27316387A JPH01116685A JP H01116685 A JPH01116685 A JP H01116685A JP 62273163 A JP62273163 A JP 62273163A JP 27316387 A JP27316387 A JP 27316387A JP H01116685 A JPH01116685 A JP H01116685A
Authority
JP
Japan
Prior art keywords
blinking
character information
video ram
storage means
selection signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62273163A
Other languages
English (en)
Inventor
Akiyoshi Suzuki
明美 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62273163A priority Critical patent/JPH01116685A/ja
Publication of JPH01116685A publication Critical patent/JPH01116685A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、コンピュータの端末装置に係わり、例えば映
像出力装置のブリンキング制御を行うブリンキング制御
装置に関する。
〔従来の技術〕
ブリンキング制御装置は、例えばプログラマがソフトウ
ェアの開発を行う際に、注意すべきプログラムのデータ
を画面上に明滅し、それを確認することに用いられてい
る。
第5図は、従来のブリンキング制御装置とその周辺の構
成を裏打したものである。中実処理装置1には、マイク
ロプロセッサが用いられ、データバス等のバス2を介し
て各種装置が接続されている。これら装置のうち、RO
M (リード・オンリ・メモリ)3には、ブリンキング
(明滅)制御を含んだ映像出力制御の全体を制御するプ
ログラムを実行するための命令が記憶されている。RA
M(ランダム・アクセス・メモリ)4は一時的にデータ
を記憶させるためのものであり、グラフィック・デイス
プレィ・コントローラ(GDC)5はブリンキングの制
御を含んだ映像出力制御を行うためのものである。
グラフィック・デイスプレィ・コントローラ5には、文
字情報が記憶されたキャラクタ・ジェネレータ(CG)
6、文字情報を書き込むビデオRAM(ビデオ・ランダ
ム・アクセス・メモリ)7およびこのメモリに書き込ま
れた文字情報を出力する出力部8が接続されている。出
力部8は、グラフィック・デイスプレィ等のCRT (
CathodeRay Tube )デイスプレィが用
いられている。
中央処理装置1は、ROM3に記憶されたブリンキング
制御を含んだ映像出力制御のプログラムを実行するため
の命令信号9を読み出す。読み出された命令信号9は、
グラフィック・デイスプレィ・コントローラ5に書き込
まれる。グラフィック・デイスプレィ・コントローラ5
では、命令信号9に従ってキャラクタ・ジェネレータ6
に記憶された文字情報10がビデオRAM7に書き込ま
れるようになっている。書き込まれた文字情報10は、
グラフィック・デイスプレィ:コントローラ5により出
力部8に出力される。
この後ミ中央処理装置1は、グラフィック・デイスプレ
ィ・コントローラ5に対してビデオRAM7に書き込ま
れた文字情報10を消去するように指示させる。ブリン
キング指定を行う場合は、中央処理装置lが文字情報1
0を一定間隔でビデオRAM7に書き込んだりまたは消
去させたりすることによってブリンキング制御を行って
いた。
〔発明が解決しようとする問題点〕
従来のブリンキング制御装置の回路構成は、ビデオRA
M7と出力部8とが1対1対応に接続されていた。ブリ
ンキング指定を行う場合は、文字情報10がビデオRA
M7に一定の間隔で書き込まれたりあるいは消去された
りするようになっている。従って、文字情報10の情報
量が多くなればこれに比例してビデオRAM 7への書
込量および消去量がそれぞれ増大する。このため、中央
処理装置1は、ブリンキング制御の処理に専有されてし
まう。これに伴ってプログラムの処理時間が遅れるとい
う問題があった。
そこで、本発明の目的は、中央処理装置がブリンキング
制御の処理に専有される時間を軽減することのできるブ
リンキング制御装置を提供することにある。
〔問題点を解決するための手段〕
本発明では、第1図に原理的に示すように画情報発生手
段11と、この画情報発生手段11から所定のタイミン
グで出力される画情報12を格納する第1の記憶手段1
3右よび第2の記憶手段14と、これら第1の記憶手段
13および第2の記憶手段14のいずれかを択一的に選
択する選択信号15を作成する選択信号作成手段16と
、この選択信号15によって第1の記憶手段13または
第2の記憶手段14からそれぞれ出力される画情報17
.18を交互に出力部19に読み出すマルチプレクサ2
0とをブリンキング制御装置に具備させる。
すなわち本発明では、選択信号作成手段16で作成され
る選択信号15を用いてマルチプレクサ20が2つの記
憶手段13.14を交互に切り換えることによって、ブ
リンキングの制御を行う。
このため、ブリンキングに用いられる文字情報量が多い
場合でも中央処理装置にブリンキング制御の処理に専有
される時間を軽減させることができる。
〔実施例〕
以下実施例につき本発明の詳細な説明する。
第2図は、本発明の一実施例におけるブリンキング制御
装置とその周辺の構成を表わしたものである。このブリ
ンキング制御装置は1.ブリンキングの制御を行うため
に中央処理装置21を搭載している。中央処理装置21
は、データバス等のバス22を通じて次に説明する各種
装置と接続されるようになっている。
バス22に接続された装置のうち、ROM23はブリン
キング制御を含んだ映像出力全体の制御に関するプログ
ラムを実行するための命令を記憶したリード・オンリ・
メモリである。RAM24は、−時的にデータを格納す
るための作業用ランダム・アクセス・メモリである。キ
ャラクタ・ジェネレータ25は文字をパターン化して格
納しているジェネレータである。第1のビデオRAM2
6虞よび第2のビデオRAM27は、キャラクタ・ジェ
ネレータ25に格納された文字−情報(図示せず)をそ
れぞれに設けられたビットマツプ上に書き込むようにな
っている。コントロール部28は、マルチプレクサ29
に所定の選択信号〈図示せず)が人力されると、第1の
ビデオRAM26および第2のビデオRAM27のビッ
トマツプ上にそれぞれ書き込まれた文字情報を出力部3
1に出力する。出力部31には、一般にグラフィック・
デイスプレィ等のCRTデイスプレィが用いられている
第3図は、ブリンキング指定を行う場合にキャラクタ・
ジェネレータから文字情報を2つのビデオRAMにそれ
ぞれ書き込む手順を示したものである。この図を麺2図
と共に説明する。外部から出力されたクロック(図示せ
ず)がコントロール部28(第2図〉に入力されるよう
になっている(ステップ■)。中央処理装置21は、こ
のクロックに同期して文字コード32をROM23から
コントロール部28に出力させる(ステップ■)。文字
コード32がキャラクタ・ジェネレータ25に入力され
ると、ここから文字情報(図示せず)が文字コード32
に基づいて第1のビデオRAM26あるいは第2のビデ
オRAM27に供給される(ステップ■)。
一方、中央処理装置21(第2図)から出力されたステ
ータス信号(図示せず)がコントロール部28に供給さ
れる。ブリンキング指定を行う場合、例えば“ABC”
という文字をブリンキングするときは、以下の動作が行
われる。
コントロール部28では、入力されたステータス信号が
“1”のとき(ステップ■;Y)、第1のビデオRAM
26に設けられたビットマツプ上に文字情報“A B 
CD E”が前述したりo ツクに同期して書き込まれ
る(ステップ■)。ステータス信号が“0″であるとき
(ステップ■;N)、第2のビデオRAM27に設けら
れたビットマツプ上に文字情報“DE”が前述したクロ
ックに同期して書き込まれる(ステップ■)。第1のビ
デオRAM26および第2のビデオRAM27にそれぞ
れ書き込まれた文字情報“ABCDE”、“DE″は、
第2図に示すマルチプレクサ29を用いてこれらから交
互に読み出される。2つの文字情報“ABCDE″′、
“DE”がそれぞれ第1のビデオRAM26および第2
のビデオRAM27に書き込む動作を終了するまで、ス
テップ■からステップ■までの書込制御がくり返される
(ステップ■;N)。
第4図は、ブリンキング指定を行う場合にマルチプレク
サによって文字情報を2つのビデオRAMからそれぞれ
読み出す手順を表わしたものである。同図を第2図と共
に説明する。ROM23(第2図)のバッファ内に文字
情報(図示せず)を読み出すための命令が記憶されてい
る。ブリンキング指定を行う場合には、中央処理装置2
1(第2図)がROM23からブリンキング指定を行う
ためのブリンキング指定命令33(第2図)を出力する
(ステップ■;Y)。ブリンキング指定命令33がコン
トロール部28に人力されると、選択信号34(第2図
)は、前述したクロックに同期してコントロール部28
から出力される。この選択信号34がマルチプレクサ2
9に人力されると、第1のビデオRAM26(第2図)
を選択するようになっている(ステップ■)。選択され
た結果、第1のビデオRAM26のビットマツプ上に書
き込まれた文字情報″ABCDE”がマルチプレクサ2
9(第2図)に読み出される。
文字情報“ABCDE”の読出動作は、続出時間tが時
間TI に到達するまで継続する。読出時間tが時間T
1 に到達したときくステップ■;Y)、第1のビデオ
RAM26に設けられたビットマツプ上に書き込まれた
文字情報“ABCDE”がクリアされる(ステップ■)
。文字情報“ABCDE”以外の情報を書き込むことが
できるように、−度読み出された文字情報“ABCDE
”はクリアされる。
クリアされた後、コントロール部28から出力された選
択信号35(第2図)がマルチプレクサ29に人力され
ると、第2のビデオRA’M27(第2図)を選択する
(ステップ■)。選択された結果、第2のビデオRA 
M 2.7に設けられたビットマツプ上に書き込まれた
文字情報“DE”は、マルチプレクサ29に読み出され
る。この文字情報“DE”の読出動作は、読出時間tが
時間T2 に到達するまで継続する。読出時間tが時間
T2 に到達したとき(ステップ■;Y)、第2のビデ
オRAM’27から読み出すためにビットマツプ上に書
き込まれた文字情報“DE”がクリアされる(ステップ
■)。文字情報“DE”以外の情報を書き込むことがで
きるように、−度読み出された文字情報″’DE″はク
リアされる。クリアされた後、第1のビデオRAM26
および第2のビデオRAM27からそれぞれ所定の文字
情報を読み出す動作を終了する(ステップ■;Y)。こ
の読出動作を継続するときは、選択信号35(第2図)
がマルチプレクサ29に入力されて、再び第1のビデオ
RAM26が選択される(ステップ■;N)。
このように、2つの文字情報“ABCDE”、“DE”
は、第1のビデオRAM26および第2のビデオRAM
27から一定間隔で交互に読み出される。これにより、
出力部31では、文字情報“ABC”がこのデイスプレ
ィ上に明滅する。
第2図で示した中央処理装置21がROM23からブリ
ンキングを行わない文字情報の続出命令(図示せず)を
出力する場合(ステップ■;N)、その文字情報は、第
1のビデオRAM26あるいは第2のビデオRAM27
から読み出される(ステップ■)。第1のビデオRAM
26あるいは第2のビデオRAM27から読み出された
文字情報は、出力部31によって表示される。
なお、本実施例では第1のビデオR1’126および第
2のビデオRAM27に書き込む情報として文字情報を
扱っているが、これに限らず画情報を用いてもよいこと
はもちろんのことである。
〔発明の効果〕
このように本発明では、ブリンキング制御itにコント
ロール部等の選択信号作成手段を設けたので、ここから
出力される選択信号を用いて2つの記憶手段を交互に切
り換えることができるよ゛うになった。これにより、ブ
リンキング制御を行うことができるため、中央処理装置
がブリンキング制御を行う時間を軽減することができる
。従って、中央処理装置のプログラム処理時間が遅くな
らずにすむ。
【図面の簡単な説明】
第1図は、本発明のブリンキング制御装置を原理的な構
成で示したブロック図、第2図は、本発明の一実施例に
おけるブリンキング制御装置とその周辺の構成を表わし
たブロック図、第3図は、ブリンキング指定を行う場合
にキャラクタ・ジェネレータから文字情報を2つのビデ
オRAMにそれぞれ書き込む手順を示したブロック図、
第4図は、ブリンキング指定を行う場合にマルチプレク
サによって文字情報を2つのビデオRAMからそれぞれ
読み出す手順を示したブロック図、第5図は、従来のブ
リンキング制御装置とその周辺の構成を表わしたブロッ
ク図である。 11・・・・・・画情報発生手段 (キャラクタ・ジェネレータ)、 13・・・・・・第1の記憶手段 (第1のビデオRAM)、 14・・・・・・第2の記憶手段 (第2のビデオRAM)、 16・・・・・・選択信号作成手段(コントロール部)
、20・・・・・・マルチプレクサ。 出  願  人 日本電気株式会社 代  理  人

Claims (1)

  1. 【特許請求の範囲】 画情報発生手段と、 この画情報発生手段から所定のタイミングで出力される
    画情報を記憶する第1の記憶手段および第2の記憶手段
    と、 これら第1の記憶手段または第2の記憶手段のいずれか
    を択一的に選択する選択信号を作成する選択信号作成手
    段と、 前記選択信号によって前記第1の記憶手段または第2の
    記憶手段に記憶された画情報を交互に読み出すマルチプ
    レクサ とを具備することを特徴とするブリンキング制御装置。
JP62273163A 1987-10-30 1987-10-30 ブリンキング制御装置 Pending JPH01116685A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62273163A JPH01116685A (ja) 1987-10-30 1987-10-30 ブリンキング制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62273163A JPH01116685A (ja) 1987-10-30 1987-10-30 ブリンキング制御装置

Publications (1)

Publication Number Publication Date
JPH01116685A true JPH01116685A (ja) 1989-05-09

Family

ID=17523976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62273163A Pending JPH01116685A (ja) 1987-10-30 1987-10-30 ブリンキング制御装置

Country Status (1)

Country Link
JP (1) JPH01116685A (ja)

Similar Documents

Publication Publication Date Title
JPH0355832B2 (ja)
JPH01116685A (ja) ブリンキング制御装置
JP2549630B2 (ja) 画像情報処理装置
JPH01211793A (ja) イメージデータ表示サイズ対応のスクロール量自動設定方式
JPS6228474B2 (ja)
JP3312699B2 (ja) 仮想vramによる画面表示方法
JP2000181440A (ja) 表示装置
JPH01232885A (ja) 表示画面切替制御方式
JPS6373478A (ja) 表示マツプによるマルチ・ウインドウ表示方式
JPH0944693A (ja) 図形表示装置
JPH09128197A (ja) グラフィック画像移動表示方法
JPS58107589A (ja) 表示装置における画面クリア方式
JPH0588658A (ja) 表示制御装置
JPH06301374A (ja) 画像作成装置
JPS60188983A (ja) 表示装置
JPH02115984A (ja) 画像表示逆転方式
JPS6364085A (ja) 表示制御装置
JPH04241392A (ja) Crt表示装置におけるバッファ制御方式
JPS6180292A (ja) 表示装置の制御方式
JPS63208175A (ja) 図形処理装置
JPS6252671A (ja) ラスタ・オペレ−シヨン回路
JPH0292545A (ja) ハードコピー方式
JPH04205678A (ja) 画像情報処理装置
JPS61184587A (ja) 画像表示制御装置
JPS623293A (ja) ライン移動描画装置