JPS6073675A - メモリ制御装置 - Google Patents

メモリ制御装置

Info

Publication number
JPS6073675A
JPS6073675A JP58181908A JP18190883A JPS6073675A JP S6073675 A JPS6073675 A JP S6073675A JP 58181908 A JP58181908 A JP 58181908A JP 18190883 A JP18190883 A JP 18190883A JP S6073675 A JPS6073675 A JP S6073675A
Authority
JP
Japan
Prior art keywords
image memory
data
write
image
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58181908A
Other languages
English (en)
Inventor
茂 笠原
菅原 寿郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58181908A priority Critical patent/JPS6073675A/ja
Publication of JPS6073675A publication Critical patent/JPS6073675A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (D 発明の技術分野 本発明は、ブラウン管等のディスプレイ装置を制御する
画像表示制御装置に#特に、2つの画像メモリを備えた
メモリ制御装置の改良に関する。
(2) 技術の背景 一般に、画像表示制御装置としては、ディスプレイ装置
上の画面アドレスの数に対応した数のメモリアドレスを
有する1つの画像メモリを備え、この画像メモリに計算
機等から送られてくる画像データを書込むと共に、この
書込んだ画像データをディスプレイ装置上の画面に表示
する様にしたものがある。ところが、このタイプにあっ
ては、上記画像メモリは画像データの書込み動作及び読
出し動作を選択的に行うようになっているので、時間毎
に夫々の動作を調整しなければならず、その分画像デー
タの書込み及び読出しを高速に行うことができないとい
う不具合を有していた。
(3) 従来技術とその問題点 そこで、このような不具合を解消するための従来におけ
る画像表示制御装置としては例えば第1図に示すような
ものがある。図において、1は書込み専用の画像メモリ
、2は読出し専用の画像メモリ、3は書込み専用の画像
メモリ位置に4算機等からの書込みデータを書込む際に
、該画像メモリ1の書込み用アドレスを発生ずる書込み
用アドレス発生回路、4は読出し専用の画像メモリ2か
ら読出しデータ(以下表示データと云う)を読み出して
ディスプレイ装置りに表示する際に該画像メモリ2の表
示用アドレスを発生する表示用アドレス発生回路、5は
書込み専用の画像メモリ1のデータを読出し専用の画像
メモリ2へ転送する際にそれぞれのメモリ1.2の転送
用アドレスを発生する転送用アドレス発生回路、6は書
込み用アドレスと転送アドレスとを切換えるマルチプレ
クサ、7は表示用アドレスと転送用アドレスとを切換え
るマルチプレクサ、8はマルチプレクサ6,7を制御す
るタイミング制御回路である。
このタイプによれば、書込み用アドレス発生回路3から
の書込み用アドレスがマルチプレクサ6を介して書込み
専用画像メモリ1に与えられ、該画像メモリ1に削算機
等からの書込みデータが書込まれる一方、表示用アドレ
ス発生回路4からの表示用アドレスがマルチプレクサ7
を介して読出し専用の画像メモリ2に与えられ、該画像
メモリ2から表示データが読み出される′ ことになり
、それぞれのメモリ1,2は書込み動作及び読出し動作
を独立におこなっている。
また、書込み専用画像メモリ1から読出し専用画像メモ
リ2へのデータ転送は、例えば読出し専用の画像メモリ
が読出し動作を行っていないとき、言い換えれば、読出
し専用の画像メモリのスキャン動作におけるフライバッ
ク周期毎におこなわれる。この時、書込み専用の画像メ
モリ1は書込み動作を一旦中断し、転送用アドレスがマ
ルチプレクサ6.7を介して各メモリ1゜2に与えられ
、上記データが転送されるのである。
しかしながら、このような従来の画像表示制御装置にあ
っては、両メモリ1,2間のデータ転送は上記スキャン
動作のフライバック周期毎におこなわれているので、デ
ータの転送タイミングどして上記フライバック周期との
同期をとることが必要となり、その分、上記転送タイミ
ー3− ングの制御が面倒になってしまうほか、書込み専用の画
像メモリ1に新たに書込まれた最新の画像データは、書
込みが完了した後読出し専用画像メモリ2に転送されな
い限り、読み出すことは出来ず、その間の時間的損失は
避けられないものに、なっていた。
(4) 発明の目的 本発明は以上の観点に立ってなされたものであって、そ
の目的とするところは、2つの画像メモリ備えたものを
前提とし、両メモリ間におけるデータの転送タイミング
の制御を面倒にすることなく、新たに書込まれた最新の
画像データをより高速に読み出せるようにしたメモリ制
御装置を提供することにある。
(5) 発明の構成 そして、本発明の基本的構成は、画像データの書込み動
作及び読出し動作を選択的に行なう2つの画像メモリと
、これらの画像メモリの役割、動作を任意の周期で切換
える切換手段と、この切換手段で切換えを行った直後の
一定時間に4− おいて読出し動作用の画像メモリのデータ内容を読出し
データと同時に書込み動作用の画像メモリに書込む書込
みデータとして選択する選択手段とを備えてなるメモリ
制御装置にある。
(6) 発明の実施例 以下、添附図面に示す実施例に基づいて木発実施例を示
すブロック図である。図において、M+ 、M2はそれ
ぞれディスプレイ装置ifDの画面アドレスに対応する
数のメモリアドレスを有する画像メモリ、10は画像メ
モリM1もしくはM2に書込みデータを書込む際に、書
込み用アドレスを発生する書込み用アドレス発生回路、
11は画像メモリMIもしくはM2に書込まれる書込み
データを発生する書込みデータ発生回路、12は画像メ
モリM1もしくはM2から表示データを読み出す際に表
示用アドレスを発生する表示用アドレス発生回路、13
は画像メモリM1に対して書込み用アドレスと表示用ア
ドレスとを切換えるマルヂプレク゛す゛、14は画像メ
モリM2に対して書込み用アドレスと表示用アドレスと
を切換えるマルチプレクサである。
また、15は所定時間毎に切換信号Sを出ツノするタイ
マから成る切換回路で、上記切換信号Sによってそれぞ
れのマルチプレクサ13.14を交互に切換えると共に
、それぞれの画像メモリM+ 、M2に書込み用アドレ
ス及び表示用アドレスを交互に与え、もって画像メモリ
M+。
M2役割動作を切換えるものである。この実施例では、
1つの画像メモリM1もしくはM2のスキャン動作(以
下フレームと云う)が3回行なわれると上記切換回路1
5から切換信号Sが出力されるようになっている。
また、符号16は表示データ選択回路であり、これは読
出し動作用の画像メモリM1もしくはM2からの読出し
データをディスプレイ装置りへの表示データとして選択
するもので、上記切換信号Sに同期して作動するように
なっている。
更に、符号17は書込みデータ選択回路で、これは切換
信号Sが出力された直後の1フレームにおいて読出し動
作用の画像メモリM1もしくはM2からの表示データを
書込み動作用の画像メモリM2もしくはMlに書込む書
込みデータとして選択し、一方第2、第3フレームにお
いては、書込みデータ発生回路11からの書込みデータ
を書込み動作用のメモリM2もしくはMlに書込む書込
みデータとして選択するものである。
次に第3図に示すフローチャートを用いて上記装置の作
動を説明する。
今、仮りに、切換え回路15が作動して切換信号S1が
出力されたとし、この時、表示用アドレス発生回路12
からの表示用アドレスがマルチプレクサ13を介して画
像メモリM1へ与えられこの画像メモリM1が読出し動
作用のものとして設定されると共に、上記書込み用アド
レス発生回路10からの内込み用アドレスがマルチプレ
クサ14を介して画像メモリM2に与えられこの画像メ
モリM2が読出し動作用のものとして設定されるとする
。この状態において、切換信号7− 81が出力された直後の最初の1フレームでは、画像メ
モリM+から表示データが読み出され表示データ選択回
路16を介してディスプレイ装置りに表示される。そし
て、これと同時に、上記表示データは書込みデータ選択
回路17によって書込み動作用の画像メモリM2へ書込
まれ、この段階において、画像メモリM1のデータ内容
が画像メモリM2にコピーされることになる。
この場合、書込みデータ発生回路11からの書込みデー
タはその転送を上記書込みデータ選択回路17で阻止さ
れることから、上記書込みデータが画像メモリM2に書
込まれることはない。そして、上記第1フレームが終了
した後第2、第3フレームにおいては、画像メモリM1
は読出し動作を行う一方、上記書込みデータ選択回路1
7が切換わることから、書込みデータ発生回路11から
の新たな書込みデータが画像メモリM2に書込まれてい
く。この時、画像メモリM1の読出し動作及び画像メモ
リM2の書込み動作はそれぞれ独立に行われる。
=8− そして、上記第3フレームが終了すると、上記切換回路
15が再び働き、次の切換信号S2を出力する。すると
、マルチプレクサ13.14が相互に切換ねり、表示用
アドレスがマルチプレクサ14を介して画像メモリM2
に与えられこの画像メモリM2は読出し動作用のものと
して、設定されると共に、」−記書込み用アドレスがマ
ルチプレクサ14を介して画像メモリM1に与えられこ
の画像メモリM1は書込み動作用のものとして設定され
る。このとき、上記切換信号S2が出力された直後の最
初の第1フレームにおいては、上記画像メモリM2には
最新のデータが書込まれていることから、最新のデータ
が直ちに読み出されディスプレイ装置りに表示される。
そして、これと同時に上記表示データは書込みデータ選
択回路17を介して画像メモリM1に書込まれ、この段
階で両メモリfVh 、M2のデータ内容が一致する。
そして第2、第3フレームでは画像メモリM1が書込み
動作、画像メモリM2が読出し動作をそれぞれ独立に行
うことになる。
このような作動を繰返し、以後3フレーム毎に切換回路
15から切換信@$3・・・が順次出力され、それぞれ
の切換信号のタイミングに応じて画像メモリMI及びM
2の役割動作が順次切換ねっていく。
なお、上記切換回路15の切換えタイミングは上記実施
例に限定されるものでなく適宜設計変更して差しつかえ
ない。また、上記実施例において、上記コピー動作を減
らすため、切換えから切換えまでの間に書込み動作が発
生したことを表わすレジスタを設け、切換えタイミング
時にそのレジスタを見て書込み動作が行なわれていない
場合には表示すべきtmsメモリを切換えないようにし
ても差支えない。
(7)発明の詳細 な説明してぎたようにJ発明に係るメモリ制御装置によ
れば、2つの画像メモリの役割動作を任意の周期で切換
えるようにしているので、新たに書込まれた最新のデー
タをより高速に読み出すことができる。また、本発明に
よれば、2つ画像メモリの役割動作を切換えた直後にお
いて読出し動作用の画像メモリのデータ内容を書込み動
作用のII像メモリに転送するようにしているので、両
メモリ間におけるデータの転送タイミングの制御を面倒
にするという虞れも生じない。
を示すブロック図、第2図は本発明に係るメモ。
り制御装置の一実施例を示すブロック図、第3図はその
フローチャートである。
D・・・ディスプレイ装置 M+ 、M2・・・画像メモリ 10・・・書込み用アドレス発生回路 12・・・表示用アドレス発生回路 13、14・・・マルチプレクサ 15・・・切換回路(切換手段) 16・・・表示データ選択回路

Claims (1)

    【特許請求の範囲】
  1. 画像データの書込み動作及び読出し動作を選択的におこ
    なう2つの画像メモリと、これらの画像メモリの役割動
    作を任意の周期で切換える切換手段と、この切換手段で
    切換えを行った直後の一定時間において読出し動作用の
    画像メモリのデータ内容を読出しデータと同時に書込み
    動作用の画像メモリに書込む書込データとして選択する
    選択手段とを備えてなるメモリ制御装置。
JP58181908A 1983-09-30 1983-09-30 メモリ制御装置 Pending JPS6073675A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58181908A JPS6073675A (ja) 1983-09-30 1983-09-30 メモリ制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58181908A JPS6073675A (ja) 1983-09-30 1983-09-30 メモリ制御装置

Publications (1)

Publication Number Publication Date
JPS6073675A true JPS6073675A (ja) 1985-04-25

Family

ID=16108993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58181908A Pending JPS6073675A (ja) 1983-09-30 1983-09-30 メモリ制御装置

Country Status (1)

Country Link
JP (1) JPS6073675A (ja)

Similar Documents

Publication Publication Date Title
JP3281211B2 (ja) 同期式メモリを有する情報処理装置および同期式メモリ
JPS6073675A (ja) メモリ制御装置
KR100472478B1 (ko) 메모리 억세스 제어방법 및 장치
JPH0547174A (ja) マルチポートメモリ
JPS63131176A (ja) 画像表示装置
JPS59195271A (ja) Crtデイスプレイ用メモリ装置
JPS60251431A (ja) メモリ表示装置
JPS6122391A (ja) 表示装置の複写制御方式
JPH10255029A (ja) 画像データの転送装置
JPS61276049A (ja) ダイレクト・メモリ・アクセス制御方式
JPS63256991A (ja) 編集記憶装置
JPH02173789A (ja) 画像信号表示装置
JPS6217877A (ja) 画像生成装置
JPH04151195A (ja) 画像表示装置
JPS60235237A (ja) 表示装置のインタフエ−ス回路
JPH03107895A (ja) ディスプレイ装置
JPH0619737B2 (ja) メモリアクセス装置
JPH04120645A (ja) バストレース制御方式
JPH0213995A (ja) 画像処理装置
JPH03260728A (ja) レジスタのデータ書込み方式
JPS61259289A (ja) 表示制御装置
JPH04146483A (ja) ディスプレイ制御装置
JPS585434B2 (ja) ディスプレイ装置
JPH04182987A (ja) レジスタ回路
JPS61264381A (ja) 記憶回路