JPS6073694A - 残響付加装置 - Google Patents
残響付加装置Info
- Publication number
- JPS6073694A JPS6073694A JP58182442A JP18244283A JPS6073694A JP S6073694 A JPS6073694 A JP S6073694A JP 58182442 A JP58182442 A JP 58182442A JP 18244283 A JP18244283 A JP 18244283A JP S6073694 A JPS6073694 A JP S6073694A
- Authority
- JP
- Japan
- Prior art keywords
- data
- reverberation
- input signal
- memory
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims description 45
- 238000005070 sampling Methods 0.000 claims description 7
- 230000000694 effects Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000005923 long-lasting effect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
Landscapes
- Reverberation, Karaoke And Other Acoustics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、楽音信号などに人工的に残響を付加する装
置に関する。更に詳細には、入力信号と残響特性の時間
関数との畳み込み演算によって残響信号を作り出す畳み
込み方式の残響付加装置の改良に関する。
置に関する。更に詳細には、入力信号と残響特性の時間
関数との畳み込み演算によって残響信号を作り出す畳み
込み方式の残響付加装置の改良に関する。
従来、畳み込み方式の残響付加装置として第1図〜第3
図に示す構成が知られている。
図に示す構成が知られている。
この残響付加装置は、アナログの楽音信号などをディジ
タル化してなる入力信号X(t)を所定サンプル分順次
記憶するデータメモリ23と、仮想化する部屋のインパ
ルス応答などに相当する残響特性を記憶するパラメータ
メモリ20と、これら両メモリ23と20のデータに従
って畳み込み演算を行なって残響信号OUTを得る畳み
込み演算手段を備える。
タル化してなる入力信号X(t)を所定サンプル分順次
記憶するデータメモリ23と、仮想化する部屋のインパ
ルス応答などに相当する残響特性を記憶するパラメータ
メモリ20と、これら両メモリ23と20のデータに従
って畳み込み演算を行なって残響信号OUTを得る畳み
込み演算手段を備える。
データメモリ23は、タイミングコントローラ32から
出力される周期TのクロックC2が発生する毎に書込み
モードになり、また同じ周期TのクロックC1で歩進さ
れるカウンタ24の出力が書込みアドレスとして与えら
れる(なお、カウンタ24の出力は減算器27を介して
与えられるが、後述するようにこのときの減算入力はO
である)。
出力される周期TのクロックC2が発生する毎に書込み
モードになり、また同じ周期TのクロックC1で歩進さ
れるカウンタ24の出力が書込みアドレスとして与えら
れる(なお、カウンタ24の出力は減算器27を介して
与えられるが、後述するようにこのときの減算入力はO
である)。
つまり、データメモリ23には入力信号X(t)が一定
のサンプリング周期Tで順次書込まれ、所定個数の最新
のサンプルデータX1〜Xj (新しい順にXl、X2
.X3・・・とする)が順次更新されながら記憶される
。
のサンプリング周期Tで順次書込まれ、所定個数の最新
のサンプルデータX1〜Xj (新しい順にXl、X2
.X3・・・とする)が順次更新されながら記憶される
。
パラメータメモリ22は、第3図(A>に示すようなイ
ンパルス応答特性が同図(B)に示すデータ形態で記憶
される。1個のパラメータは遅延時間データDNとゲ1
“ンデータGi C1=1〜m)の対からなり、時間軸
上のm点の遅延時間データDiとその各点に対応するゲ
インデータGiで所望の残響特性が表現される。パラメ
ータメモリ20はIIl+1個のアドレスを有し、先頭
のアドレス0にはデータOが書込まれ、以降のアドレス
にパラメータDi、Giが順番に格納されている(なお
アドレス0のデータをDo、Goとする)。
ンパルス応答特性が同図(B)に示すデータ形態で記憶
される。1個のパラメータは遅延時間データDNとゲ1
“ンデータGi C1=1〜m)の対からなり、時間軸
上のm点の遅延時間データDiとその各点に対応するゲ
インデータGiで所望の残響特性が表現される。パラメ
ータメモリ20はIIl+1個のアドレスを有し、先頭
のアドレス0にはデータOが書込まれ、以降のアドレス
にパラメータDi、Giが順番に格納されている(なお
アドレス0のデータをDo、Goとする)。
ここでの遅延時間データDiは、入力信号のサンプリン
グ周期Tの何倍かを示す整数値で与えられる。つまり、
D2XTが時間次元の値である。
グ周期Tの何倍かを示す整数値で与えられる。つまり、
D2XTが時間次元の値である。
メモリ20へのパラメータの書込みはボントローラ22
によって予め行なわれる。メモリ20のアドレス入力に
接続されているマルチプレクサ26はコントローラ22
によって切換制胛され、パラメータ書込み時にのみアド
レスラインがコントローラ22に引き込まれる。その他
の通常の動作状態では、カウンタ26の出力がパラメー
タメモリ2に読出しアドレスとして印加される。
によって予め行なわれる。メモリ20のアドレス入力に
接続されているマルチプレクサ26はコントローラ22
によって切換制胛され、パラメータ書込み時にのみアド
レスラインがコントローラ22に引き込まれる。その他
の通常の動作状態では、カウンタ26の出力がパラメー
タメモリ2に読出しアドレスとして印加される。
カウンタ26は、クロックC1の直後に発生するクロッ
クC4でクリアされるとともに、サンプリング周期Tの
l/(m+1)の周期のクロックC5で歩進され、その
計数出力をパラメータメモリ20に読出しアドレスとし
て与える。
クC4でクリアされるとともに、サンプリング周期Tの
l/(m+1)の周期のクロックC5で歩進され、その
計数出力をパラメータメモリ20に読出しアドレスとし
て与える。
従ってサンプリング周期T毎に、パラメータメモリ20
に記憶された全てのデータが順番に読出される。メモリ
20から読出されたパラメータのうちの遅延時間データ
Diは上記減算器270減算入力となる。またゲインデ
ータGiは乗算器28に入力され、後述のようにデータ
メモリ23から読出されるデータXjと乗算される。そ
の乗算出力は、加算器30とレジスタ35とアンド回路
31からなるアキュムレータ29に入力される。
に記憶された全てのデータが順番に読出される。メモリ
20から読出されたパラメータのうちの遅延時間データ
Diは上記減算器270減算入力となる。またゲインデ
ータGiは乗算器28に入力され、後述のようにデータ
メモリ23から読出されるデータXjと乗算される。そ
の乗算出力は、加算器30とレジスタ35とアンド回路
31からなるアキュムレータ29に入力される。
詳述すると、第2図に示すようにクロックC1の立ち上
がりでカウンタ24が歩進され、同時にこのときクロッ
クC4がLレベルになってカウンタ25がクリアされる
。従って、パラメータメモリ20はカウンタ25の出力
によってアドレスOが指定され、前述のようにアドレス
Oに記憶され一5= たデータDo =O,Go =Oが読出される。
がりでカウンタ24が歩進され、同時にこのときクロッ
クC4がLレベルになってカウンタ25がクリアされる
。従って、パラメータメモリ20はカウンタ25の出力
によってアドレスOが指定され、前述のようにアドレス
Oに記憶され一5= たデータDo =O,Go =Oが読出される。
そして、次のクロックC5の立ち上がりでクロックC2
も立ち上がり、データメモリ23は書込み状態になる。
も立ち上がり、データメモリ23は書込み状態になる。
このときパラメータメモリ20の出力はOであるから、
減算器27の出力はカウンタ24の出力そのものである
。従ってこのときの入力信号X (t )は、カウンタ
24の出力Akが示すアドレスに書込まれる。これが最
新のサンプルデータX1であり、同様にして最新の過去
一定量のサンプルデータX1〜Xjがデータメモリ23
に蓄えられる。
減算器27の出力はカウンタ24の出力そのものである
。従ってこのときの入力信号X (t )は、カウンタ
24の出力Akが示すアドレスに書込まれる。これが最
新のサンプルデータX1であり、同様にして最新の過去
一定量のサンプルデータX1〜Xjがデータメモリ23
に蓄えられる。
データメモリ23への1サンプルデータの゛書込みが終
了すると、データメモリ23は読出しモードとなる。ま
たクロックC1の次の立ち上がりまでの間に、カウンタ
25はクロックC5に同期して歩進され、これの出力に
よってパラメータメモリ20のアドレストmが順次指定
され、パラメータDi、Giが順次読出される。
了すると、データメモリ23は読出しモードとなる。ま
たクロックC1の次の立ち上がりまでの間に、カウンタ
25はクロックC5に同期して歩進され、これの出力に
よってパラメータメモリ20のアドレストmが順次指定
され、パラメータDi、Giが順次読出される。
遅延時間データOf(これは前述のように整数値である
)がパラメータメモリ20から読出され6− ると、カウンタ24の出力AkからDiを引いた値Ak
−Diが減算器27から出力され、これがデータメモリ
23の読出しアドレスとなり、このアドレスに該当する
データがメモリ23から読出される。
)がパラメータメモリ20から読出され6− ると、カウンタ24の出力AkからDiを引いた値Ak
−Diが減算器27から出力され、これがデータメモリ
23の読出しアドレスとなり、このアドレスに該当する
データがメモリ23から読出される。
データメモリ23のアドレスAkは最新のサンプルデー
タX1の格納アドレスであり、これに対しアドレスAk
−D;はD7回だ【ノ過去のサンプルデータの格納アド
レスである。このアドレス八に−Diから読出されたサ
ンプルデータをXiとする。このデータXiは入力信号
X(t)を時間DiXTだけ遅延したデータである。
タX1の格納アドレスであり、これに対しアドレスAk
−D;はD7回だ【ノ過去のサンプルデータの格納アド
レスである。このアドレス八に−Diから読出されたサ
ンプルデータをXiとする。このデータXiは入力信号
X(t)を時間DiXTだけ遅延したデータである。
データメモリ23から読出された上記の遅延データXi
は、遅延時間データDiとともにパラメータメモリ20
から読出されたゲインデータGiと乗算器28にて乗算
される(重み付番プされる)。
は、遅延時間データDiとともにパラメータメモリ20
から読出されたゲインデータGiと乗算器28にて乗算
される(重み付番プされる)。
乗算器28の出力G i XX iはアキュムレータ2
9に入力される。
9に入力される。
アキュムレータ29はクロックC5に同期して、乗算器
28の出ツノG7XXiを加算器30とレジスタ35に
よって順次累算する。そしてクロックC1の次に立ち一
ヒがり直後には、1周期分の累算結果、 Y=ΣGjXXf !・I が得られ、これが残響信号出力OUTとなる。
28の出ツノG7XXiを加算器30とレジスタ35に
よって順次累算する。そしてクロックC1の次に立ち一
ヒがり直後には、1周期分の累算結果、 Y=ΣGjXXf !・I が得られ、これが残響信号出力OUTとなる。
その後カウンタ25の出力が1になる期間にクロックC
3がLレベルとなり、これでアキュムレータ29のアン
ド回路31が遮断される。つまりアキュムレータ29の
内容がこの時点で一旦クリアされ、再び次の周期の累算
が開始される。
3がLレベルとなり、これでアキュムレータ29のアン
ド回路31が遮断される。つまりアキュムレータ29の
内容がこの時点で一旦クリアされ、再び次の周期の累算
が開始される。
以上が第1図に示した残響付加装置の構成と動作である
。この種の畳み込み式残響付加装置において問題なのは
、一定時間内に直列逐次処理によって行なえる畳み込み
演算の点数がハードウェア的に大きく制限されることで
ある。先の例でホ1サンプリング周期T内でm点の畳み
込み演算を行なっているが、演算速度の制約から演算点
数mを自由に大きくすることができないのである。
。この種の畳み込み式残響付加装置において問題なのは
、一定時間内に直列逐次処理によって行なえる畳み込み
演算の点数がハードウェア的に大きく制限されることで
ある。先の例でホ1サンプリング周期T内でm点の畳み
込み演算を行なっているが、演算速度の制約から演算点
数mを自由に大きくすることができないのである。
畳み込み演算点数mを大きくできないということは、余
り長い遅延時間の残響を作り出せないということである
。なぜなら、演算点数mはすなわち演算に使われるパラ
メータDi、aiの個数mであり、少ない個数のパラメ
ータで長い遅延時間にまで及ぶ残響特性を適切に表現す
ることができないからである。
り長い遅延時間の残響を作り出せないということである
。なぜなら、演算点数mはすなわち演算に使われるパラ
メータDi、aiの個数mであり、少ない個数のパラメ
ータで長い遅延時間にまで及ぶ残響特性を適切に表現す
ることができないからである。
このことは第3図(A>から容易に理解できるであろう
。遅延時間データDjを時間軸上で非常に粗にとれば、
少ないパラメータ数で長い時間帯にわたる残響特性を表
現できることになる。しかし、これでは残響の長さを満
足しても、残響の質を満足させることができない(この
方式はパラメータの間引きと称されている)。希望する
自然な残響を実現するには、一般に、時間軸上で充分に
密に配置される多数のパラメータが必要である。
。遅延時間データDjを時間軸上で非常に粗にとれば、
少ないパラメータ数で長い時間帯にわたる残響特性を表
現できることになる。しかし、これでは残響の長さを満
足しても、残響の質を満足させることができない(この
方式はパラメータの間引きと称されている)。希望する
自然な残響を実現するには、一般に、時間軸上で充分に
密に配置される多数のパラメータが必要である。
これらのことから従来の多くは、希望する残響特性の初
期遅延時間帯のみの残響を畳み込み演算によって作り出
すようにしている。限られた初期遅延時間帯のみであれ
ば、m個のパラメータでも高密度に残響特性を表現する
ことができる。しかしこの場合、本来希望する大きな時
間帯にわたる一〇− 残響特性のうちの後半部分(後期遅延時間帯)を無視し
、割愛しているのである。
期遅延時間帯のみの残響を畳み込み演算によって作り出
すようにしている。限られた初期遅延時間帯のみであれ
ば、m個のパラメータでも高密度に残響特性を表現する
ことができる。しかしこの場合、本来希望する大きな時
間帯にわたる一〇− 残響特性のうちの後半部分(後期遅延時間帯)を無視し
、割愛しているのである。
ところで、後期遅延時間帯の残響を割愛しても、入力音
(入力信号)が連続している場合には、聴感上はそれほ
ど問題にならない。後期遅延時間帯、の残響レベルは非
常に小さくなるので、この後半部分の微小レベルの残響
が存在していても、連続する入力音にマスキングされて
聴感上の影響はわずかである。従って、後半部分の残響
が割愛されても余り悪影響はない。
(入力信号)が連続している場合には、聴感上はそれほ
ど問題にならない。後期遅延時間帯、の残響レベルは非
常に小さくなるので、この後半部分の微小レベルの残響
が存在していても、連続する入力音にマスキングされて
聴感上の影響はわずかである。従って、後半部分の残響
が割愛されても余り悪影響はない。
しかし後期遅延時間帯の残響が割愛されていると、連続
していた入力音が途絶えたとぎ、その後の残響効果にお
いて著しい不自然感をもたらす。
していた入力音が途絶えたとぎ、その後の残響効果にお
いて著しい不自然感をもたらす。
入力音が途絶えた状態では微小レベルの残響も明瞭に認
識される。そのため、減衰しながら続くべき残響が途中
で消失するという不自然感がはつぎりと目立ってしまう
。
識される。そのため、減衰しながら続くべき残響が途中
で消失するという不自然感がはつぎりと目立ってしまう
。
この発明は以上のような背景の下になされたものであり
、その目的は、畳み込み演算点数が限られるという制約
下において、より自然な残響効果10− が得られるようにした畳み込み方式の残響付加装置を提
供することにある。詳細には、入力音が途絶えた状態の
ときは、充分に大きな遅延時間にまで及ぶ自然な残響を
発生できるようにすることを目的どしている。
、その目的は、畳み込み演算点数が限られるという制約
下において、より自然な残響効果10− が得られるようにした畳み込み方式の残響付加装置を提
供することにある。詳細には、入力音が途絶えた状態の
ときは、充分に大きな遅延時間にまで及ぶ自然な残響を
発生できるようにすることを目的どしている。
−F記の目的を達成するために、この発明は、パノ〕信
号が連続する状態では、畳み込み演算を残響特性の初期
遅延時間帯について行ない(後期遅延時間帯については
割愛する)、入力信号が途絶えて無音状態が連続すると
きは、青み込み演算の対象となる遅延時間帯を徐々に後
半側へ移行させるようにしたことを特徴とする。
号が連続する状態では、畳み込み演算を残響特性の初期
遅延時間帯について行ない(後期遅延時間帯については
割愛する)、入力信号が途絶えて無音状態が連続すると
きは、青み込み演算の対象となる遅延時間帯を徐々に後
半側へ移行させるようにしたことを特徴とする。
演算対象となる遅延時間帯を後半側へ移行させると、最
初期遅延時間帯が&IJ愛されることになる。
初期遅延時間帯が&IJ愛されることになる。
しかし、この期間この時間帯の入力信号はO(無音)で
あるので、これを演算対象としても結果は0であり、こ
こを割愛しても実質上の影響は全く生じない。ここを割
愛した分がより後半の残響を作成するために有効に生か
される。
あるので、これを演算対象としても結果は0であり、こ
こを割愛しても実質上の影響は全く生じない。ここを割
愛した分がより後半の残響を作成するために有効に生か
される。
以下、この発明の実施例を図面に基づいて詳細に説明す
る。
る。
第4図はこの発明の第1実施例の構成を示している。こ
の残響付加装置の構成の多くの部分は第1図の装置と全
く同じであり、その共通部分には同一の符号を付してい
る。第1図の装置と共通ずる構成およびその動作につい
ては先の説明を援用し、以下では第4図の装置の第1図
の装置と異なる部分を中心にして説明する。各クロック
C5はやはり第2図に示したタイミングで発生ずる。
の残響付加装置の構成の多くの部分は第1図の装置と全
く同じであり、その共通部分には同一の符号を付してい
る。第1図の装置と共通ずる構成およびその動作につい
ては先の説明を援用し、以下では第4図の装置の第1図
の装置と異なる部分を中心にして説明する。各クロック
C5はやはり第2図に示したタイミングで発生ずる。
また、1サンプリング周期T内に直列逐次処理によって
行なえる畳み込み演算点数は、この発明の装置において
も第1図のものと同じm点であるとする。
行なえる畳み込み演算点数は、この発明の装置において
も第1図のものと同じm点であるとする。
この発明の装置では、パラメータメモリ20にm個より
史に多量の1個のパラメータDf、Gi(i=1〜m〜
2)が格納されている。この多聞のパラメータDi、G
iによって大ぎな遅延時間にまで及ぶ残響特性が表現さ
れている。この様子を第5図(A)、(B)に示してい
る。つまり、希望する自然な残響を得るために必要な広
い時間帯にわたる残響特性が、多量のパラメータによっ
て充分高密度に表現され、パラメータメモリ20に格納
されている。またこの実施例においては、入力信号X
(t )のレベルと微小な基準レベルとを比較するレベ
ル弁別手段として、入力信号×(1,)の絶対値を検出
する絶対値検出回路41ど、この回路41の出力とほぼ
0に近い基準値Nとを比較するコンパレータ42が設け
られている。コンパレータ42は、入力信号レベルが基
準値N以上あるときは、カウンタ43をクリアし、入力
信号レベルが基準値N以下のときはそのクリアを解除す
る。
史に多量の1個のパラメータDf、Gi(i=1〜m〜
2)が格納されている。この多聞のパラメータDi、G
iによって大ぎな遅延時間にまで及ぶ残響特性が表現さ
れている。この様子を第5図(A)、(B)に示してい
る。つまり、希望する自然な残響を得るために必要な広
い時間帯にわたる残響特性が、多量のパラメータによっ
て充分高密度に表現され、パラメータメモリ20に格納
されている。またこの実施例においては、入力信号X
(t )のレベルと微小な基準レベルとを比較するレベ
ル弁別手段として、入力信号×(1,)の絶対値を検出
する絶対値検出回路41ど、この回路41の出力とほぼ
0に近い基準値Nとを比較するコンパレータ42が設け
られている。コンパレータ42は、入力信号レベルが基
準値N以上あるときは、カウンタ43をクリアし、入力
信号レベルが基準値N以下のときはそのクリアを解除す
る。
カウンタ7I3はコンパレータ42の出力によりクリア
されているどきは、その出力は1になっている(0では
ない)。またカウンタ43のクリアが解除されている状
態では、このカウンタ43はクロックC1によって歩進
され、その出力が1→2→3→と増加する。
されているどきは、その出力は1になっている(0では
ない)。またカウンタ43のクリアが解除されている状
態では、このカウンタ43はクロックC1によって歩進
され、その出力が1→2→3→と増加する。
パラメータメモリ20の読出しアドレスを与えるカウン
タ25は、クロックC4によってクリア13− され(その出力は0になる)、クロックC5の1周期分
遅れてクロックC2によって前記カウンタ43の出力を
読込む(プリセットする)。そしてその後にクロックC
5によって順次歩進される。
タ25は、クロックC4によってクリア13− され(その出力は0になる)、クロックC5の1周期分
遅れてクロックC2によって前記カウンタ43の出力を
読込む(プリセットする)。そしてその後にクロックC
5によって順次歩進される。
すなわちカウンタ43がクリアされていてその出力が1
であれば′カウンタ25の出力は、クロックC4に同期
して0となり、クロックC2に同期して1になり、その
複数のクロックc1が発生ずるまでの間に、m −1発
のクロックC5を受けてmまで増加する。っまりカウン
タ25の出力は0→1→2−〉・・・・・・mと変化す
る。これは第1図の装置の動作と全く同じである。
であれば′カウンタ25の出力は、クロックC4に同期
して0となり、クロックC2に同期して1になり、その
複数のクロックc1が発生ずるまでの間に、m −1発
のクロックC5を受けてmまで増加する。っまりカウン
タ25の出力は0→1→2−〉・・・・・・mと変化す
る。これは第1図の装置の動作と全く同じである。
従って上記の状態にては、パラメータメモリ20に格納
されている7個のパラメータのうち、最初期遅延時間帯
のm個のパラメータが使用されて畳み込み演算が行なわ
れる。従って、このときの残響信号出力OUTは第1図
の装置の動作と全く同じになる。
されている7個のパラメータのうち、最初期遅延時間帯
のm個のパラメータが使用されて畳み込み演算が行なわ
れる。従って、このときの残響信号出力OUTは第1図
の装置の動作と全く同じになる。
以上の動作は、入力信号のレベルが基準値N以上で連続
している場合の動作である。この動作で−14= はパラメータメモリ20に格納されている残響特性の後
半部分が無視されているが、これは連続している入ノ〕
音のマスキング効果などによって残響効果にそれほどの
悪影響は与えない。
している場合の動作である。この動作で−14= はパラメータメモリ20に格納されている残響特性の後
半部分が無視されているが、これは連続している入ノ〕
音のマスキング効果などによって残響効果にそれほどの
悪影響は与えない。
入力音が途絶えると、すなわち入力信号レベルが基準値
Nより小さくなると、カウンタ43のクリアが解除され
、カウンタ43はクロックC1によってインクリメント
される。カウンタ43が1だけ歩進されるとその出力は
2となり、この状態ではカウンタ25の出力は0→2→
3→4→・・・m+1と変化する。つまりパラメータD
2.G2〜Dm +1.Gm +1のm個のパラメータ
が使用されて畳み込み演算が行なわれる。
Nより小さくなると、カウンタ43のクリアが解除され
、カウンタ43はクロックC1によってインクリメント
される。カウンタ43が1だけ歩進されるとその出力は
2となり、この状態ではカウンタ25の出力は0→2→
3→4→・・・m+1と変化する。つまりパラメータD
2.G2〜Dm +1.Gm +1のm個のパラメータ
が使用されて畳み込み演算が行なわれる。
更に無音状態が続くとカウンタ43の出力が3になり、
カウンタ25の出力はO→3→4→5→・・・m+2と
変化する。このとぎはD 3 、03〜Dm+2.Gm
+2までのm個のパラメータが使用されて畳み込み演算
が行なわれる。
カウンタ25の出力はO→3→4→5→・・・m+2と
変化する。このとぎはD 3 、03〜Dm+2.Gm
+2までのm個のパラメータが使用されて畳み込み演算
が行なわれる。
このようにして、入力信号レベルが基準レベル以下の状
態が続くとき、上記ll1lllaのパラメータを選ぶ
遅延時間帯が遅延時間の大ぎい側へ順次移行される。そ
うすると最初期遅延時間帯のパラメータがD+、G+か
ら順番に無視されるようになる。
態が続くとき、上記ll1lllaのパラメータを選ぶ
遅延時間帯が遅延時間の大ぎい側へ順次移行される。そ
うすると最初期遅延時間帯のパラメータがD+、G+か
ら順番に無視されるようになる。
しかしこのとき入力信号レベルは無音状態が続いている
ので、無視されたパラメータに対応する入力信号のサン
プルデータはほぼOであり、0xGiの結果もOである
ことから、この演算はもともど行なう必要がないのであ
る。
ので、無視されたパラメータに対応する入力信号のサン
プルデータはほぼOであり、0xGiの結果もOである
ことから、この演算はもともど行なう必要がないのであ
る。
最初ルIW延時間帯のパラメータを無視する代わりに、
パラメータ[)m 、 G’m C1,降の遅延時間帯
のパラメータを順次使用して畳み込み演算を行なうので
、入ツノ音が途絶えた後の無音状態にては、パラメータ
メモリ2oに格納されている残響特性に従って大きな遅
延時間帯に及ぶ残響が作り出され、長@間をかりて徐々
に減衰する自然な残響が発生するのである。
パラメータ[)m 、 G’m C1,降の遅延時間帯
のパラメータを順次使用して畳み込み演算を行なうので
、入ツノ音が途絶えた後の無音状態にては、パラメータ
メモリ2oに格納されている残響特性に従って大きな遅
延時間帯に及ぶ残響が作り出され、長@間をかりて徐々
に減衰する自然な残響が発生するのである。
第6図はこの発明の第2実施例の構成を示している。こ
の装置において第4図と異なるのは、第゛4図における
絶対値検出回路41がパワー算出回路44に置き代わっ
ている点である。このパワー算出回路44は、入力信号
X(t)を二乗回路で二乗し、その出力を加算器46と
レジスタ7I7からなる積分回路でクロックC5に同期
して積分し、その出力をレジスタ48を介してクロック
C1に同期してコンパレータ42に与えるように構成さ
れている。
の装置において第4図と異なるのは、第゛4図における
絶対値検出回路41がパワー算出回路44に置き代わっ
ている点である。このパワー算出回路44は、入力信号
X(t)を二乗回路で二乗し、その出力を加算器46と
レジスタ7I7からなる積分回路でクロックC5に同期
して積分し、その出力をレジスタ48を介してクロック
C1に同期してコンパレータ42に与えるように構成さ
れている。
なお、最新の入力信号があった時点には、同時にその際
のパワーを認識している必要があるため、この実施例で
は、過去の一定期間の入力データを一旦ブリメモリ49
に保持しておぎ、この保持メモリの内容に基づいて事前
にパワーを算出しておくように構成しである。これらプ
リメモリ49ではパワー算出に必要な個数だtJ入カデ
ータをディレィさせ、その間にこれらデータからパワー
を算出すると同時にデータメモリに該当する入力データ
をバッファレジスタ50を介して送出してタイミングを
合せている。これらの制御には前述した制御信号C2お
よびデータメモリへのアドレス指定信号ラインを兼用し
て利用している。
のパワーを認識している必要があるため、この実施例で
は、過去の一定期間の入力データを一旦ブリメモリ49
に保持しておぎ、この保持メモリの内容に基づいて事前
にパワーを算出しておくように構成しである。これらプ
リメモリ49ではパワー算出に必要な個数だtJ入カデ
ータをディレィさせ、その間にこれらデータからパワー
を算出すると同時にデータメモリに該当する入力データ
をバッファレジスタ50を介して送出してタイミングを
合せている。これらの制御には前述した制御信号C2お
よびデータメモリへのアドレス指定信号ラインを兼用し
て利用している。
つまり入力信号X’(t)のパワーの平均値に基17−
づいて入力信号が途絶えたかどうか(有音状態か無音状
態か)を弁、別するものである。この実施例によれば、
楽音信号などの統計的性質に合せて、より的確な有音・
無音の状態弁別が行なえる。
態か)を弁、別するものである。この実施例によれば、
楽音信号などの統計的性質に合せて、より的確な有音・
無音の状態弁別が行なえる。
なお、入ノj信号の周波数帯域を幾つかに分割し、各帯
域毎にこの発明の残響付加装置を設(プ、それらの出力
を合成してR終残響信号としても良い。
域毎にこの発明の残響付加装置を設(プ、それらの出力
を合成してR終残響信号としても良い。
゛ この場合は各゛周波数帯域毎に適切な残響特性を設
定することができる。周知のように残響音の高域成分は
減衰が速く、残響時間が短いが、低域成分は減衰が遅く
、残響時間が長くなる。このような実際の残響特性に児
合った残響効果を、複数の帯域毎に残響負荷装置を設け
ることで実現することができる。
定することができる。周知のように残響音の高域成分は
減衰が速く、残響時間が短いが、低域成分は減衰が遅く
、残響時間が長くなる。このような実際の残響特性に児
合った残響効果を、複数の帯域毎に残響負荷装置を設け
ることで実現することができる。
特に、複数の周波数帯域に分りで残響装置を設けるもの
に前述した本発明が適用された場合、次のような効果が
加わる。つまり、楽音信号の低域成分が途絶えたか、高
域成分がその後も持続するか、あるいは断続している状
態を想定する。この場合でも上記の構成によれば、途絶
えた低域成分18− については、継続している高域成分に全く影響されず、
低域成分単独で長時間にわたる自然な残響が発生する。
に前述した本発明が適用された場合、次のような効果が
加わる。つまり、楽音信号の低域成分が途絶えたか、高
域成分がその後も持続するか、あるいは断続している状
態を想定する。この場合でも上記の構成によれば、途絶
えた低域成分18− については、継続している高域成分に全く影響されず、
低域成分単独で長時間にわたる自然な残響が発生する。
以上詳細に説明したように、この発明によれば、畳み込
み演算点数がハードウェア的に限られるという制約下に
おいても、より自然な広い残響時間帯にわたる残響効果
が得られる。
み演算点数がハードウェア的に限られるという制約下に
おいても、より自然な広い残響時間帯にわたる残響効果
が得られる。
第1図は従来の残響付加装置のブロック図、第2図は第
1図の装置の動作を示すタイミングチャート、第3図は
第1図の装置におけるパラメータメモリに格納される残
響特性の説明図、第4図はこの発明に係る残響付加装置
の第1実施例のブロック図、第5図は第4図の装置にお
けるパラメータメモリに格納される残響特性の説明図、
第6図はこの発明に係る残響付加装置の第2実施例を示
すブロック図である。 20・・・パラメータメモリ 23・・・データメモリ 29・・・アキュムレータ 41・・・絶対値検出回路 42・・・コンパレータ 43・・・カウンタ 44・・・パワー算出回路 特許出願人 日本楽器製造株式会社 708
1図の装置の動作を示すタイミングチャート、第3図は
第1図の装置におけるパラメータメモリに格納される残
響特性の説明図、第4図はこの発明に係る残響付加装置
の第1実施例のブロック図、第5図は第4図の装置にお
けるパラメータメモリに格納される残響特性の説明図、
第6図はこの発明に係る残響付加装置の第2実施例を示
すブロック図である。 20・・・パラメータメモリ 23・・・データメモリ 29・・・アキュムレータ 41・・・絶対値検出回路 42・・・コンパレータ 43・・・カウンタ 44・・・パワー算出回路 特許出願人 日本楽器製造株式会社 708
Claims (1)
- (1)一定のサンプリング周期Tで入力信号データを読
込み、所定時間分のデータを順次更新しながら記憶する
データメモリと; 遅延時間データとゲインデータの対を1個のパラメータ
として、時間軸上の多点の遅延データとその各点に対応
するゲインデータで表現された残響特性を記憶するパラ
メータメモリと;上記データメモリに1サンプルデータ
を書込む毎に、上記時間T内に、上記パラメータメモリ
からその一部である所定数m個のパラメータを読出し、
上記データメモリに格納されている入力信号データのう
ち当該パラメータで指定されるm個のデータに当該パラ
メータで指定される重み付【プをして加算する畳み込み
演算を行ない、その結果を残響信号として時間T毎に出
力する畳み込み演算手段と; 上記入力信号レベルと微小な基準レベルとを比較するレ
ベル弁別手段と: 上記入力信号レベルが上記基準レベル以上のとき、上記
畳み込み演鈴手段の処理対象となる上記m個のパラメー
タを最初期の遅延時間帯から選び、また上記入力信号レ
ベルが上記基準レベル以下の状態が続くとき、上記m個
のパラメータを選ぶ遅延時間帯を遅延時間の大きい側へ
順次移行させる処理対象時間帯移行手段と; を備えることを特徴とする残響付加装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58182442A JPS6073694A (ja) | 1983-09-30 | 1983-09-30 | 残響付加装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58182442A JPS6073694A (ja) | 1983-09-30 | 1983-09-30 | 残響付加装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6073694A true JPS6073694A (ja) | 1985-04-25 |
| JPH0444760B2 JPH0444760B2 (ja) | 1992-07-22 |
Family
ID=16118335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58182442A Granted JPS6073694A (ja) | 1983-09-30 | 1983-09-30 | 残響付加装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6073694A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS635800U (ja) * | 1986-06-27 | 1988-01-14 | ||
| WO2023074595A1 (ja) * | 2021-10-25 | 2023-05-04 | ピクシーダストテクノロジーズ株式会社 | 信号処理装置、認知機能改善システム、信号処理方法、及びプログラム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5484701A (en) * | 1977-12-19 | 1979-07-05 | Pioneer Electronic Corp | Echo generator |
| JPS5535388A (en) * | 1978-09-05 | 1980-03-12 | Matsushita Electric Industrial Co Ltd | Reverberation adding device |
-
1983
- 1983-09-30 JP JP58182442A patent/JPS6073694A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5484701A (en) * | 1977-12-19 | 1979-07-05 | Pioneer Electronic Corp | Echo generator |
| JPS5535388A (en) * | 1978-09-05 | 1980-03-12 | Matsushita Electric Industrial Co Ltd | Reverberation adding device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS635800U (ja) * | 1986-06-27 | 1988-01-14 | ||
| WO2023074595A1 (ja) * | 2021-10-25 | 2023-05-04 | ピクシーダストテクノロジーズ株式会社 | 信号処理装置、認知機能改善システム、信号処理方法、及びプログラム |
| JP7307929B1 (ja) * | 2021-10-25 | 2023-07-13 | ピクシーダストテクノロジーズ株式会社 | 信号処理装置、認知機能改善システム、信号処理方法、及びプログラム |
| US12678089B2 (en) | 2021-10-25 | 2026-07-14 | Pixie Dust Technologies, Inc. | Signal processing apparatus and signal processing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0444760B2 (ja) | 1992-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4706291A (en) | Reverberation imparting device | |
| US4984495A (en) | Musical tone signal generating apparatus | |
| EP0365023B1 (en) | Address control circuit for data memory employed in signal delay circuit | |
| US5065433A (en) | Audio signal data processing system | |
| US5386529A (en) | Digital signal processor for use in sound quality treatment by filtering | |
| KR100302030B1 (ko) | 음성정보처리장치 | |
| JP3901475B2 (ja) | 信号結合装置、信号結合方法及びプログラム | |
| US5703956A (en) | External memory control circuit for sound field processing digital signal processor | |
| JPH0444760B2 (ja) | ||
| JP2845115B2 (ja) | デジタル信号処理回路 | |
| JP2626315B2 (ja) | 信号処理装置 | |
| US5880390A (en) | Reverberation effect imparting apparatus | |
| JP2566418B2 (ja) | デジタル・オ−ディオ・ト−ン・コントロ−ル装置 | |
| JPH0410078B2 (ja) | ||
| JPH02135564A (ja) | データ処理装置 | |
| JP4361628B2 (ja) | オーディオ信号生成装置 | |
| JP2006221209A (ja) | 楽音発生装置および楽音発生方法、並びに該方法に係るプログラムを記憶した記憶媒体 | |
| JP3200940B2 (ja) | 楽音制御装置 | |
| JP2611406B2 (ja) | デジタル音声信号発生装置 | |
| JP2870398B2 (ja) | 波形メモリアドレス発生装置 | |
| JPS60111299A (ja) | 残響付加装置 | |
| JPS644157Y2 (ja) | ||
| JPS63289597A (ja) | 残響付加装置 | |
| JPH06169500A (ja) | サラウンドシステム | |
| JP2527465Y2 (ja) | デジタル・オ−ディオ・ト−ン・コントロ−ル装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |