JPS6073719A - バツクアツプ装置 - Google Patents
バツクアツプ装置Info
- Publication number
- JPS6073719A JPS6073719A JP58181468A JP18146883A JPS6073719A JP S6073719 A JPS6073719 A JP S6073719A JP 58181468 A JP58181468 A JP 58181468A JP 18146883 A JP18146883 A JP 18146883A JP S6073719 A JPS6073719 A JP S6073719A
- Authority
- JP
- Japan
- Prior art keywords
- backup
- circuit
- power supply
- detection signal
- enable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
- Stand-By Power Supply Arrangements (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術的背景〕
本発明は、主電源遮断時にも、複数の装置を、その徐能
を保持するためにバックアップするバックアップ装置に
関する。
を保持するためにバックアップするバックアップ装置に
関する。
〔発明の技術的背景とその問題点３
０Ｍ０Ｓメモリ素子を用いたメモリ装置は、電源が遮断
すると、その記憶内容が破壊されてしまうため、バッテ
リ等によるバックアップ回路を設けて、電源遮断事故に
備えている。ところが電源連断時間が長くなると、バッ
テリの電圧低下によシその記憶内容が保持されなくなる
ことがある。
すると、その記憶内容が破壊されてしまうため、バッテ
リ等によるバックアップ回路を設けて、電源遮断事故に
備えている。ところが電源連断時間が長くなると、バッ
テリの電圧低下によシその記憶内容が保持されなくなる
ことがある。
これに対しては電源再投入時にバッテリ電圧を測定して
、このバッテリ電圧が、規定電圧以上であるか否かを検
出し、規定電圧より低いときは記憶内容は破壊されたも
のとし、相応した処理をおこなっている。
、このバッテリ電圧が、規定電圧以上であるか否かを検
出し、規定電圧より低いときは記憶内容は破壊されたも
のとし、相応した処理をおこなっている。
複数のメモリ装置を用いて、大容量記憶装置を構成した
場合は、従来第１図に示すように、大きなバッテリを有
するバックアップ回路ＯＴをメモリ装置の外部に設けて
いる。ところが、バックアップ回路ＯＴを別装置として
設けているため、設置スペースを必要とし、また、通常
の記憶容量は小容量であるが、時に大写ｌ″を必要とす
る場合にも、大容量記憶装置に対するのと同様のバッテ
リ全用意する必要があり無駄であった。このため各メモ
リ装置毎にバックアップ回路金膜けることが考えられる
が、バッテリ容量のバラツキや、各メモリ装置で必要と
する保持電力の相違のためメモリ装置毎にバックアップ
できる時間が異なるとｂう問題があった。
場合は、従来第１図に示すように、大きなバッテリを有
するバックアップ回路ＯＴをメモリ装置の外部に設けて
いる。ところが、バックアップ回路ＯＴを別装置として
設けているため、設置スペースを必要とし、また、通常
の記憶容量は小容量であるが、時に大写ｌ″を必要とす
る場合にも、大容量記憶装置に対するのと同様のバッテ
リ全用意する必要があり無駄であった。このため各メモ
リ装置毎にバックアップ回路金膜けることが考えられる
が、バッテリ容量のバラツキや、各メモリ装置で必要と
する保持電力の相違のためメモリ装置毎にバックアップ
できる時間が異なるとｂう問題があった。
本発明は上記事情を考慮してなされたもので、バックア
ップしてｈる各装置毎にバックアップ時間が異なる不都
合を解消し、余分な設置スペースを必要とし々いバック
アップ装置を提供することを目的とする。
ップしてｈる各装置毎にバックアップ時間が異なる不都
合を解消し、余分な設置スペースを必要とし々いバック
アップ装置を提供することを目的とする。
この目的を達成するために、本発明によるバックアップ
装置は、主電源に代わって電力を供給するバックアップ
電源と、このバックアップ電源の電源電圧を所定の基準
電圧と比較してバックアップ可／不可検出信号を出力す
る比較器とヲ有する ６ Ｘ バックアップ回路を、複数の装置毎に設け、前記各バッ
クアップ回路からのバックアップ可／不可検出信号全体
のバックアップ可／不可検出信号を出力する論理回路を
備えたことを特徴とする。
装置は、主電源に代わって電力を供給するバックアップ
電源と、このバックアップ電源の電源電圧を所定の基準
電圧と比較してバックアップ可／不可検出信号を出力す
る比較器とヲ有する ６ Ｘ バックアップ回路を、複数の装置毎に設け、前記各バッ
クアップ回路からのバックアップ可／不可検出信号全体
のバックアップ可／不可検出信号を出力する論理回路を
備えたことを特徴とする。
本発明の一実施例によるバックアップ装ｒｔｔ−第２図
、第８図に示す。複数のメモリ装＋１１ＭＢ１゜ＭＢ２
．ＭＢｎのそれぞれに対して、バックアップ回路ＯＴＩ
、ＯＴ２・・・０Ｔｎｉ設けてｂる。このバックアップ
回１ｉｉｉ！Ｉｏ’ｒｉ、０Ｔ２−ＯＴｎからは、バッ
クアップが正常におこなわれたか否かを示す、バックア
ップ可／不可検出信号ＢＵＮＧＩ。
、第８図に示す。複数のメモリ装＋１１ＭＢ１゜ＭＢ２
．ＭＢｎのそれぞれに対して、バックアップ回路ＯＴＩ
、ＯＴ２・・・０Ｔｎｉ設けてｂる。このバックアップ
回１ｉｉｉ！Ｉｏ’ｒｉ、０Ｔ２−ＯＴｎからは、バッ
クアップが正常におこなわれたか否かを示す、バックア
ップ可／不可検出信号ＢＵＮＧＩ。
ＢＵＮＧ２．ＢＵＮＧｎが出力されて“るロ各′ゝ２ク
アツプ回路ＯＴＩ、ＯＴ２・・・ＯＴｎは第８図に示す
ヨウに、バックアップバッテリＢと、通常電源投入時と
バックアップ時とでメモリ装着への電源を切換えるスイ
ッチングダイオードＤＩ＋”１ と、基準電圧を決定す
るツェナーダイオードＤ、と。
アツプ回路ＯＴＩ、ＯＴ２・・・ＯＴｎは第８図に示す
ヨウに、バックアップバッテリＢと、通常電源投入時と
バックアップ時とでメモリ装着への電源を切換えるスイ
ッチングダイオードＤＩ＋”１ と、基準電圧を決定す
るツェナーダイオードＤ、と。
バッテリＢの電圧と基準電圧を比較するコンパレータ０
と、コンパレータ０の出力にエリ反転する（Ｏノ フリップフロップＦＦとを有している。フリップフロッ
プＦＦはＮＡＮＤゲートＧｌ、Ｇ２で構成され、ゲート
Ｇ２からはバックアップ可／不可検出信号ＢＵＮＧが出
力されている。各バックアップ回路から出力されたバッ
クアップ可／不可検出信号ＢＵＮＧ１．ＢＵＮＧ２．−
、ＢＵＮＧｎの信号線は共通接続されてプルアップ抵抗
Ｒ２に接続されている。
と、コンパレータ０の出力にエリ反転する（Ｏノ フリップフロップＦＦとを有している。フリップフロッ
プＦＦはＮＡＮＤゲートＧｌ、Ｇ２で構成され、ゲート
Ｇ２からはバックアップ可／不可検出信号ＢＵＮＧが出
力されている。各バックアップ回路から出力されたバッ
クアップ可／不可検出信号ＢＵＮＧ１．ＢＵＮＧ２．−
、ＢＵＮＧｎの信号線は共通接続されてプルアップ抵抗
Ｒ２に接続されている。
次に動作を説明する。通常電源が正常の場合には、スイ
ッチングダイオードｐ゛Ｊ２開状態に、スイッチングダ
イオードＤ２’ｌ閉状態にして、メモリ装置ＭＤＩ、Ｍ
Ｂ２．・・・ＭＢｎへ、通常電源から出力端Ｖ。Ｍを介
して電力を供給する。通常電源が故障すると、スイッチ
ングダイオードＤｌｉ閉状態に、スイッチングダイオー
ドＤ２ｆ開状態にして、通常電源からバックアップバッ
テリＢに切換える。この工うに通常電源が故障しても、
バックアップバッテリＢにより各メモリ装［ＭＢｌ。
ッチングダイオードｐ゛Ｊ２開状態に、スイッチングダ
イオードＤ２’ｌ閉状態にして、メモリ装置ＭＤＩ、Ｍ
Ｂ２．・・・ＭＢｎへ、通常電源から出力端Ｖ。Ｍを介
して電力を供給する。通常電源が故障すると、スイッチ
ングダイオードＤｌｉ閉状態に、スイッチングダイオー
ドＤ２ｆ開状態にして、通常電源からバックアップバッ
テリＢに切換える。この工うに通常電源が故障しても、
バックアップバッテリＢにより各メモリ装［ＭＢｌ。
ＭＢ ２．・・・ＭＢｎの記憶内容は保持される。
通常電源の故障が解消すると再び通常電源を入力するわ
けであるが、バックアップ時間が長いと（４） バックアップバッテリＢの電圧が低下し、記憶内容が破
壊これているおそれがある。したがって、バックアップ
バッテリＢの電圧をコンパレータＣにより所定の基準電
圧以上であるか否かを検出する。コンパレータ０の一方
の入力端にはツェナーダイオードＤｓが接続され、他方
の入力端にはバックアップバッテリＢに接続される。バ
ックアップバッテリ１３の電圧が基準電圧以上であれば
、コンパレータｏはｂレベルヲ出力し、フリップフロッ
プＰＩＦの出力信号であるバックアップ可／不可検出信
号ＢＵＭＧは■レベルとなる。バックアップバッテリＢ
の電圧が基準電圧より小さくなると、コンパレータＣの
出力は■レベルとなり、フリップフロップＰＩＦは状ｕ
を反転し、バックアップ可／不可検出信号Ｂ’ｆｆＮＧ
はＬレベルとなる。
けであるが、バックアップ時間が長いと（４） バックアップバッテリＢの電圧が低下し、記憶内容が破
壊これているおそれがある。したがって、バックアップ
バッテリＢの電圧をコンパレータＣにより所定の基準電
圧以上であるか否かを検出する。コンパレータ０の一方
の入力端にはツェナーダイオードＤｓが接続され、他方
の入力端にはバックアップバッテリＢに接続される。バ
ックアップバッテリ１３の電圧が基準電圧以上であれば
、コンパレータｏはｂレベルヲ出力し、フリップフロッ
プＰＩＦの出力信号であるバックアップ可／不可検出信
号ＢＵＭＧは■レベルとなる。バックアップバッテリＢ
の電圧が基準電圧より小さくなると、コンパレータＣの
出力は■レベルとなり、フリップフロップＰＩＦは状ｕ
を反転し、バックアップ可／不可検出信号Ｂ’ｆｆＮＧ
はＬレベルとなる。
各メモリ装置ＭＤＩ、ＭＢ２．・・・ＭＢｎの各出力信
号であるバックアップ可／不可検出信号ＢＵＮＧ ｌＢ
１７ＮＧ２． ・・・、 ＢＴＴ）ｊＧｎは−これら信
号線を共通接続してワイヤードＯＲ回路を構成している
ので、ひとつの検出信号でもＬレベルとなると、全体の
バックアップ可／不可検出信号丁酊口はＬレベルとなり
、バックアップが正常におこなわれなかったことが検出
できる。したがって各メモリ装置によりバックアップで
きる時間が異なっても問題はない。ひとつのメモリ装置
のバックアップが正常におこなわれなければ、全体のバ
ックアップが正常におこなわれなかったとして、相応の
処理をおこなえばよいからである。なお、ゲートＧ２の
出力信号線は共通接続されてワイヤードＯＲ回路全構成
するので、ゲー）Ｇ２はオープンコレクタタイプである
必要がある。
号であるバックアップ可／不可検出信号ＢＵＮＧ ｌＢ
１７ＮＧ２． ・・・、 ＢＴＴ）ｊＧｎは−これら信
号線を共通接続してワイヤードＯＲ回路を構成している
ので、ひとつの検出信号でもＬレベルとなると、全体の
バックアップ可／不可検出信号丁酊口はＬレベルとなり
、バックアップが正常におこなわれなかったことが検出
できる。したがって各メモリ装置によりバックアップで
きる時間が異なっても問題はない。ひとつのメモリ装置
のバックアップが正常におこなわれなければ、全体のバ
ックアップが正常におこなわれなかったとして、相応の
処理をおこなえばよいからである。なお、ゲートＧ２の
出力信号線は共通接続されてワイヤードＯＲ回路全構成
するので、ゲー）Ｇ２はオープンコレクタタイプである
必要がある。
なお、先の実施例では、コンパレータを用いて因るが、
要はバックアップバッテリが基準電圧以上であることを
検出できればよ＜、各バックアップ回路の出力信号を通
常のＯＲゲートに接続して全体のバックアップ可／不可
検出信号を出力するようにしてもよい。またバックアッ
プする対象としては、メモリ製電以外の他のどんな装置
でもよいことはいうまでもない。
要はバックアップバッテリが基準電圧以上であることを
検出できればよ＜、各バックアップ回路の出力信号を通
常のＯＲゲートに接続して全体のバックアップ可／不可
検出信号を出力するようにしてもよい。またバックアッ
プする対象としては、メモリ製電以外の他のどんな装置
でもよいことはいうまでもない。
以上の通り、本発明によれば、最小限の設置スペースで
、各装置毎のバックアップ時間が相違しても問題を生じ
ないバックアップ装置を提供できる。
、各装置毎のバックアップ時間が相違しても問題を生じ
ないバックアップ装置を提供できる。
第１図は従来のバックアップ装置のブロック図、第２図
は本発明の一実施例によるバックアップ装置のブロック
図、第８図は同バックアップ装置のバックアップ回路の
回路図である。 ＭＢＩ、ＭＢ２． ・・−、ＭＢｎ−メモリ装置、ＣＴ
ｌ、ＯＴ２．・・・、ＯＴｎ・・・バックアップ回路、
ＢＵＮＧ、ＢＵＮＧＩ、ＢＵＮＧ２． …、ＢＵＮＧｎ
…バックアップ可／不可検出信号、ＤＩ、Ｄ２・・・
スイッチングダイオード、Ｄ８・・・ツェナーダイオー
ド、Ｂ・・・バックアップバッテリ、Ｃ・・・コンパレ
ータ、ＦＩＰ・・・フリップフロップ、Ｇｌ、Ｇ２・・
・ＮＡＮＤゲート。 出願人代理人 猪 股 清 （７） 第１図 （８）
は本発明の一実施例によるバックアップ装置のブロック
図、第８図は同バックアップ装置のバックアップ回路の
回路図である。 ＭＢＩ、ＭＢ２． ・・−、ＭＢｎ−メモリ装置、ＣＴ
ｌ、ＯＴ２．・・・、ＯＴｎ・・・バックアップ回路、
ＢＵＮＧ、ＢＵＮＧＩ、ＢＵＮＧ２． …、ＢＵＮＧｎ
…バックアップ可／不可検出信号、ＤＩ、Ｄ２・・・
スイッチングダイオード、Ｄ８・・・ツェナーダイオー
ド、Ｂ・・・バックアップバッテリ、Ｃ・・・コンパレ
ータ、ＦＩＰ・・・フリップフロップ、Ｇｌ、Ｇ２・・
・ＮＡＮＤゲート。 出願人代理人 猪 股 清 （７） 第１図 （８）
Claims (1)
- 主電源遮断時に、機能保持のため複数の装置をバックア
ップするバックアップ装置において、前記主電源に代わ
って電力を供給するバックアップ電源と、このバックア
ップ電源の電源電圧全所定の基準電圧と比較してバック
アップ可／不可検出信号を出力する比較器とを有するバ
ックアップ回路を、前記複数の装置毎に設け、前記各バ
ックアップ回路からのバックアップ可／不可検出信号に
基づいて全体のバックアップ可／不可検出信号を出力す
る論理回路を備えたことを特徴とするバックアップ装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58181468A JPS6073719A (ja) | 1983-09-29 | 1983-09-29 | バツクアツプ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58181468A JPS6073719A (ja) | 1983-09-29 | 1983-09-29 | バツクアツプ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6073719A true JPS6073719A (ja) | 1985-04-25 |
Family
ID=16101278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58181468A Pending JPS6073719A (ja) | 1983-09-29 | 1983-09-29 | バツクアツプ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6073719A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63153656A (ja) * | 1986-12-17 | 1988-06-27 | Oki Electric Ind Co Ltd | 記憶装置のバツクアツプ方式 |
| JPH02503078A (ja) * | 1987-04-29 | 1990-09-27 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 電子機器用電圧給電装置、例えば自動車における安全関連機器用電圧給電装置 |
-
1983
- 1983-09-29 JP JP58181468A patent/JPS6073719A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63153656A (ja) * | 1986-12-17 | 1988-06-27 | Oki Electric Ind Co Ltd | 記憶装置のバツクアツプ方式 |
| JPH02503078A (ja) * | 1987-04-29 | 1990-09-27 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 電子機器用電圧給電装置、例えば自動車における安全関連機器用電圧給電装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110058666B (zh) | 存储器资源的热监测 | |
| US5382839A (en) | Power supply control circuit for use in IC memory card | |
| AU606278B2 (en) | A data protection system | |
| KR870010552A (ko) | 반도체 메모리장치 | |
| US4388706A (en) | Memory protection arrangement | |
| US5586074A (en) | Semiconductor memory device with function of preventing loss of information due to leak of charges or disturbing | |
| JP2004295964A (ja) | 誤書込み防止回路および該誤書込み防止回路を含む半導体装置 | |
| JPS5911998B2 (ja) | デ−タチエツク方式 | |
| US5430882A (en) | Apparatus and method for protecting data stored in memory | |
| JPS6073719A (ja) | バツクアツプ装置 | |
| JPH02310895A (ja) | 半導体メモリ | |
| US6456539B1 (en) | Method and apparatus for sensing a memory signal from a selected memory cell of a memory device | |
| JP2002015584A (ja) | 不揮発性メモリのリードプロテクト回路 | |
| US6556476B1 (en) | Non-volatile memory data protection | |
| JP4188563B2 (ja) | プログラマブル・ロジック・デバイスのための高速製造プログラミングおよび低電圧イン‐システム書き込みの方法および装置 | |
| US7079418B2 (en) | Semiconductor storage apparatus and microcomputer having the same | |
| US7174435B2 (en) | Memory control circuit, memory device, and microcomputer | |
| US5764653A (en) | Method and apparatus for detecting abnormal operation in a storage circuit by monitoring an associated reference circuit | |
| JPS63315962A (ja) | 電源断検出回路 | |
| SU1374285A1 (ru) | Устройство дл защиты информации в блоках пам ти при отключении питани | |
| KR100250879B1 (ko) | 메모리 데이터 백업장치 | |
| US5148436A (en) | Circuit for detecting false read data from eprom | |
| JPH04205992A (ja) | 入力バッファ回路，入出力バッファ回路及び携帯形半導体記憶装置 | |
| JPH03232038A (ja) | 記憶装置及びデータ処理装置 | |
| KR890001224B1 (ko) | 마이크로프로세서를 이용한 시스템에 있어서 리세트 및 데이타 보호회로 |