JPS607416B2 - 制御可能な分周のための電子回路装置 - Google Patents

Description

【発明の詳細な説明】 本発明は加算器を有し、該加算器の２つの入力側ＡとＢ
に加算器の出力信号値と選択可能な数値Ｚとが供給され
、かつその場合に発生する信号値の頻度により入力周波
数ねの制御下に、変換された周波数を発生する、信号の
制御可能な分周を行なうための電子回路装置に関する。

エンジンの始動の際例えば自動車のスター夕の始動歯車
（ピニオン）と噛合う始動用リング歯車（エンジンのク
ランク額に固定されたはずみ車の外周にある）は、種々
異なる自動車で異なった歯のピッチを有する。それ故始
動用リング歯車を回転数発生器として回転数の測定のた
め、種々のエンジン形成に対して単一の統一的点火時点
測定装置を用いる場合、異なる歯のピッチがあっても整
合し得るように（また調整のし通しをしなくてもよいよ
うにするため）則ち電子的評価回路により統一的に評価
可能ならしめるようにするには、回転数発生器からの信
号を分周する必要がある。また分周器の別の適用分野に
はフェィズロツクループ回路がある。その場合フェィズ
ロツクループ回路のフィードバック回路に分周器が必要
である。一般に分周器は加算装置ないしカゥンタで構成
され、加算装置の出力信号値は連続的に入力側に帰還さ
れる。

加算装置のキャリー信号は分周された周波数信号に相応
する。発生するキヤリ−出力をクロツクで制御すること
によって「分周された周波数が得られる。このように加
算器ないしカウンタのキャリー出力をクロック制御して
分周された周波数を得る手段は、例えばドイツ連邦共和
国特許公開第２４２１９９２号公報に詳しく記載されて
いる。前述の公知の回路はキヤリーないしけた上げの条
件を殆ど変化できないまたは変化させ得ない欠点を有す
る。

それ故分周器の分周率の可変調整も当然に制限される。
それ故本発明の課題は、分周器の分周比を任意に調節で
きる制御可能な電子回路装置を提供することである。

本発明によればこの課題は、加算器の出力側と入力側と
の間に記憶装置と切換スイッチとの直列接続を接続し、
記憶装置の出力信号を比較器と減算装置とに供給するよ
うにし、前記減算装置と前記比較器とのそれぞれの第２
の入力側に選択可能な値を加え、その場合加算器の１方
の入力側における選択可能な数値Ｚと比較器ならびに減
算装置のそれぞれの第２の入力側に加えられる選択可能
な数値Ｎとによって、入力周波数の分周比Ｚ／Ｎを可調
整にし、減算装置の出力側を切換スイッチの第２の入力
側に接続し、また、比較器の出力信号を切換スィッ‐チ
に対する切換信号として供給しかつ比較器出力信号によ
り入力周波数の制御下に変換された周波数信号を供給す
るようにしたことによって解決される。

その場合加算器の入力側Ｂの２進数をＺとした際分周率
を分数Ｚ／Ｎとして調節可能とし、比較器で加算器の値
を値Ｎと比較しかつ加算器の入力側Ａへのフィードバッ
ク値を、比較器の出力信号値に依存して変化するように
すると有効である。

また減算装置で加算器の内容と値Ｎとの間の差信号を形
成し、それぞれ比較器の出力信号に応じて差信号または
加算器の内容を加算器の入力側Ａにフィードバックでき
るようにしている。それ故比較信号に応じて加算器の数
値またはこの数値と比較値との差信号を加算器にフィー
ドバックする。

次に本発明を図示の実施例につき説明する。

第１図において１０は加算器で、その出力側は入力周波
数栓の供給される記憶装置１１を介して接続点１２に接
続されている。この接続点は比較器１３、減算装置１４
ならびに切換スイッチ１６の入力側１５に接続されてい
る。比較器１３の第２の入力側と減算装置１４の第２の
入力側とは、分母値Ｎが加わる入力線１８に接続されて
いる。切換スイッチ１６の第２の入力側１９は減算装置
の出力側２０に接続されており、切襖スイッチ１６の出
力側２１は加算器１０の入力側Ａ，２４に接続されてい
る。加算器１０の第２の入力側Ｂ，２５に、加算器に分
子値Ｚを供給する接続線２６が接続されている。すなわ
ち加算器の入力側に加算器の出力信号値と選択可能な数
値Ｚとが供給され、出力信号値栓による制御が行なわれ
る。前述の個々の作用ブロック間の接続を２車線で示し
ており、かつ斯様な表示法で、２進コード化された数値
の伝送のためのワード−接続線を示している。記憶装置
１１への入力線３０とＡＮＤゲート３２からの出力線３
１とは単一の接続線で示されている。このＡＮＤゲート
３２の第１の入力側３３はィンバータ３４を介して入力
線３０に接続されており、また、第２の入力側３５は比
較器１３の出力側３６と、切換スイッチ１６の切換入力
側３７とに接続されている。図示のスイッチ切襖位置に
おいてｆｅーパルスごとに加算器で初期値に分子値Ｚが
加算され、かつその値は記憶装置１１に記憶される。

記憶装置の出力信号値を分母値Ｎと比較する毎に比較器
１３の出力側３６に、切換スイッチ１６を作動するかま
たは作動しない信号が生ずる。同時に減算装置１４で記
憶値と分母間の差が形成されかつ切換スイッチ１６の入
力側１９に供給される。記憶値の大きさが分母の大きさ
を上回ると、比較器１３に出力信号が生じかつ切換スイ
ッチ１６は入力側１９を出力側２１に接続する。斯様に
加算器１０用の新たな初期値として、記憶値と分母間の
差信号値が供給される。入力信号にの制御下に比較器１
３の出力信号を、ＡＮＤゲート３２を用いて論理的にァ
ンド結合すると、出力線３１に変換された周波数信号が
生ずる。すなわち入力信号ｆｅの制御下に比較器１３の
出力信号により、変換された周波数信号が送出される。
第２図は本発明による市販の回路素子を用いた装置の実
施例を示す。

個々の回路素子として第１の加算器１０（ＣＤ４００８
）、記憶装置１１ならびにＡＮＤ／ＯＲ−ゲートの形の
切換スイッチ１ ６（ＣＤ４０１９）が用いられる。こ
の場合比較器および減算装置として作動される第２の加
算器４０で記憶値は分母と比較され。それ故第１図に示
したような個別の比較器を省略できる。また集積回路素
子を用いると、前述の回路装置全体を１つの集積回路で
構成できる。

その場合本発明による制御可能な分周を行う電子回路装
置の分周比は、Ｚを分子、Ｎを分母とする分数Ｚ／Ｎで
与えられる。この電子回路装置が完全に集積化されてい
る場合、集積回路素子にはＺとＮを与えるだけですむ。
分間比の計算例として、例えばＺを４とし、Ｎを１６と
し、また１肌ＨＺの入力周波数氏を加えると、ねニＺ．
ｆｅ／Ｎ＝４×１０×１０００／１６＝２５００Ｈｚの
ようにして、２５００ＨＺの出力周波数ｆａが得られる
。

【図面の簡単な説明】

第１図は本発明による制御可能な分周器のブロック図、
第２図は第１図の分周器の１実施例を示すブロック図で
ある。 １０，４０・・・・・・加算器、１１・・…・記憶装置
「 １３・・・・・・比較器、１４・・・・・・減算装
置。 Ｆｉｇ．ｌＦｉ９．２

Claims (1)

【特許請求の範囲】
1. １ 加算器を有し、該加算器の２つの入力側（ＡとＢ）
   に前記加算器の出力信号値と選択可能な数値Ｚとが供給
   され、かつその場合に発生する信号値の頻度にしたがっ
   て入力周波数（ｆｅ）の制御下に、変換された周波数を
   発生し、信号の制御可能な分周を行なうための電子回路
   装置において、加算器１０の出力側と入力側Ａとの間に
   記憶装置１１と切換スイツチ１６との直列接続を接続し
   、記憶装置１１の出力信号を比較器１３と減算装置１４
   とに供給するようにし、前記減算装置と前記比較器との
   それぞれの第２の入力側に選択可能な値Ｎを加え、その
   場合加算器１０の１方の入力側における選択可能な数値
   Ｚと比較器１３ならびに減算装置１４のそれぞれの第２
   の入力側に加えられる選択可能な数値Ｎとによって、入
   力周波数（ｆｅ）の分周比Ｚ／Ｎを可調整にし、減算装
   置１４の出力側を切換スイツチ１６の第２の入力側に接
   続し、また比較器の出力信号を切換スイツチ１６に対す
   る切換信号として供給しかつ比較器出力信号により入力
   周波数（ｆｅ）の制御下に変換された周波数信号が供給
   されるようにしたことを特徴とする電子回路装置。