JPS63219017A - マイクロコンピユ−タ - Google Patents
マイクロコンピユ−タInfo
- Publication number
- JPS63219017A JPS63219017A JP61247930A JP24793086A JPS63219017A JP S63219017 A JPS63219017 A JP S63219017A JP 61247930 A JP61247930 A JP 61247930A JP 24793086 A JP24793086 A JP 24793086A JP S63219017 A JPS63219017 A JP S63219017A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- frequency
- machine
- cycle time
- prescaler
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
くイ）産業上の利用分野
本発明はマシンサイクル用クロックを分周して各種の制
御用低速クロックを生成するプリスケーラを備えるマイ
クロコンピュータに関し、更に詳しく言えばマシンサイ
クル用クロック周波数を変更したときにも、プリスケー
ラの出力する制御用低速クロックの周波数を一定に保つ
ことを可能とするマイクロコンピュータに関するもので
ある。
御用低速クロックを生成するプリスケーラを備えるマイ
クロコンピュータに関し、更に詳しく言えばマシンサイ
クル用クロック周波数を変更したときにも、プリスケー
ラの出力する制御用低速クロックの周波数を一定に保つ
ことを可能とするマイクロコンピュータに関するもので
ある。
（ロ）従来の技術
マイクロコンピュータには、一般にシステムを動作させ
るためのマシンクロックを生成するシステムクロックオ
ッシレータ及びクロックゼネレータが内蔵されている。
るためのマシンクロックを生成するシステムクロックオ
ッシレータ及びクロックゼネレータが内蔵されている。
また該マシンクロックを分周し、マイクロコンピュータ
の各ブロックに低速クロックを供給するプリスケーラを
備えたものも多い。第１図はかかる従来の一般的なマイ
クロコンピュータのマシンクロック発生部及びプリスケ
ーラを示すブロック図である。
の各ブロックに低速クロックを供給するプリスケーラを
備えたものも多い。第１図はかかる従来の一般的なマイ
クロコンピュータのマシンクロック発生部及びプリスケ
ーラを示すブロック図である。
図において、１はクロックオツシレータ、２はクロック
オツシレータ１から出力されるシステムクロック、３は
システムクロック２を分周する分周器である。また４と
５は、分周器３から出力される分周クロックであり、不
図示の制御信号により分周クロック４と５のいずれをマ
シンクロックゼネレータ６に選択してλカすることがで
きる。
オツシレータ１から出力されるシステムクロック、３は
システムクロック２を分周する分周器である。また４と
５は、分周器３から出力される分周クロックであり、不
図示の制御信号により分周クロック４と５のいずれをマ
シンクロックゼネレータ６に選択してλカすることがで
きる。
６はマシンクロックゼネレータであり、マイクロコンピ
ュータのシステム動作に必要なＣＰＩ、ＣＦ２ 、ＣＦ
２ 、ＣＦ２からなるマシンクロック７を出力する。８
はマシンクロック７を基本カウントクロックとして入力
するプリスケーラであや、これを分周した後に低速クロ
ック９としてタイマ等のマイクロコンピュータ内の他の
ブロックに供給する。
ュータのシステム動作に必要なＣＰＩ、ＣＦ２ 、ＣＦ
２ 、ＣＦ２からなるマシンクロック７を出力する。８
はマシンクロック７を基本カウントクロックとして入力
するプリスケーラであや、これを分周した後に低速クロ
ック９としてタイマ等のマイクロコンピュータ内の他の
ブロックに供給する。
次に従来例の動作について説明する。いま例えばシステ
ムクロック２の周波数が４ＭＨｚであるとし、分周器３
の出力として１／４の分周比の方が選択されているとす
る。この結果、マシンクロック７の周波数はＩＭＨ，と
なり、マシンサイクルタイムは１μｓｅｃとなる。従っ
てプリスケーラ８の出力する低速クロック９のサイクル
タイムは、図において左側からそれぞれ６４μｓｅｃ、
１２８μｓｅｃ。
ムクロック２の周波数が４ＭＨｚであるとし、分周器３
の出力として１／４の分周比の方が選択されているとす
る。この結果、マシンクロック７の周波数はＩＭＨ，と
なり、マシンサイクルタイムは１μｓｅｃとなる。従っ
てプリスケーラ８の出力する低速クロック９のサイクル
タイムは、図において左側からそれぞれ６４μｓｅｃ、
１２８μｓｅｃ。
２５６μｓｅｃ、５１２μｓｅｃとなる。
次いで分周器３の出力として１／１６の分周比の方を選
択するとする。この結果、マシンクロック７の周波数は
１７４ＭＨｚとなり、マシンサイクルタイムは４μ５１
ｅｅとなる。従ってプリスケーラ８の出力する低速クロ
ック９のサイクルタイムは、左側からそれぞれ２５６μ
ｓｅｃ、５１２μｓｅｃ、１０２４μｓｅｃ、２０４８
μｓｅｃとなる。
択するとする。この結果、マシンクロック７の周波数は
１７４ＭＨｚとなり、マシンサイクルタイムは４μ５１
ｅｅとなる。従ってプリスケーラ８の出力する低速クロ
ック９のサイクルタイムは、左側からそれぞれ２５６μ
ｓｅｃ、５１２μｓｅｃ、１０２４μｓｅｃ、２０４８
μｓｅｃとなる。
（ハ）発明が解決しようとする問題点
ところで、従来例によれば分周器３の出力する分周数を
選択することによりマシンクロック７のマシンサイクル
タイムを適宜変更することが可能で便利であるが、低速
クロック９のサイクルタイムも変わってしまうので、そ
のたびにタイマ等の設定値を変更しなければならない問
題がある。
選択することによりマシンクロック７のマシンサイクル
タイムを適宜変更することが可能で便利であるが、低速
クロック９のサイクルタイムも変わってしまうので、そ
のたびにタイマ等の設定値を変更しなければならない問
題がある。
（ニ）問題点を解決するための手段
本発明はかかる従来例の問題点に鑑みて創作されたもの
であり、システムクロック分周器３の出力する分周数が
変更されるとき、これに対応してプリスケーラ８の分周
数を変更する手段を設けている。
であり、システムクロック分周器３の出力する分周数が
変更されるとき、これに対応してプリスケーラ８の分周
数を変更する手段を設けている。
（ホ）作用
システムクロック分周器３の出力する分周数が変更され
、例えば以前の周波数の１７２になるとき、プリスケー
ラ８の分周数を以前の周波数の２倍に変更する。これに
よりプリスケーラ８が出力する低速クロック９のサイク
ルタイムは、マシンクロックのサイクルタイムが変更き
れたにもかかわらず、一定となる。
、例えば以前の周波数の１７２になるとき、プリスケー
ラ８の分周数を以前の周波数の２倍に変更する。これに
よりプリスケーラ８が出力する低速クロック９のサイク
ルタイムは、マシンクロックのサイクルタイムが変更き
れたにもかかわらず、一定となる。
（へ）実施例
次に図を参照しながら本発明の実施例について説明する
。第１図は本発明の実施例に係るマイクロコンピュータ
のマシンクロックの発生部及びプリスケーラを示すブロ
ック図である。
。第１図は本発明の実施例に係るマイクロコンピュータ
のマシンクロックの発生部及びプリスケーラを示すブロ
ック図である。
図において、１０はクロックオツシレータ、１１はグロ
ックオツシレータ１０から出力されるシステムクロック
、１２はシステムクロック１１を分周する分周器、１３
と１４は分周器１２から出力される分周クロックである
。１５はシステムクロックセレクタであり、システムク
ロックセレクト信号１６により分周クロック１３と１４
のいずれ一方を選択してマシンクロックゼネレータ１Ｂ
に信号１７として入力することができる。１８はマシン
クロックゼネレータであり、マイクロコンピュータのシ
ステム動作に必要なＣＰＩ、ＣＦ２ 、ＣＦ２ 、ＣＦ
２からなるマシンクロック１９を出力する。２０はマシ
ンクロック１９を基本カウントクロックとして入力する
プリスケーラであり、これを分周した後に低速クロック
２２としてタイマ等のマイクロコンピュータの他のブロ
ックに供給する。２１はプリスケーラ分周器セレクタで
あり、システムクロックセレクト信号１６により分周信
号２３と２４のいずれか一方を選択することができる。
ックオツシレータ１０から出力されるシステムクロック
、１２はシステムクロック１１を分周する分周器、１３
と１４は分周器１２から出力される分周クロックである
。１５はシステムクロックセレクタであり、システムク
ロックセレクト信号１６により分周クロック１３と１４
のいずれ一方を選択してマシンクロックゼネレータ１Ｂ
に信号１７として入力することができる。１８はマシン
クロックゼネレータであり、マイクロコンピュータのシ
ステム動作に必要なＣＰＩ、ＣＦ２ 、ＣＦ２ 、ＣＦ
２からなるマシンクロック１９を出力する。２０はマシ
ンクロック１９を基本カウントクロックとして入力する
プリスケーラであり、これを分周した後に低速クロック
２２としてタイマ等のマイクロコンピュータの他のブロ
ックに供給する。２１はプリスケーラ分周器セレクタで
あり、システムクロックセレクト信号１６により分周信
号２３と２４のいずれか一方を選択することができる。
次に実施例の動作について説明する。いまシステムクロ
ック２の周波数が４ＭＨ２であるとし、システムクロッ
クセレクト信号１６により分周りロック１３が選択され
ているとする。このときプリスケーラ分周器セレクタ２
１は、システムクロックセレクト信号１６により信号２
３を選択する。この結果、マシンクロック１９のサイク
ルタイムは１μｓｅｃとなる。また低速クロック２２の
サイクルタイムは、図において左側からそれぞれ６４μ
ｓｅｃ、１２８μｓｅｃ、２５６μｓｅｃ、５１２μｓ
ｅｃとなる。
ック２の周波数が４ＭＨ２であるとし、システムクロッ
クセレクト信号１６により分周りロック１３が選択され
ているとする。このときプリスケーラ分周器セレクタ２
１は、システムクロックセレクト信号１６により信号２
３を選択する。この結果、マシンクロック１９のサイク
ルタイムは１μｓｅｃとなる。また低速クロック２２の
サイクルタイムは、図において左側からそれぞれ６４μ
ｓｅｃ、１２８μｓｅｃ、２５６μｓｅｃ、５１２μｓ
ｅｃとなる。
次いでマシンサイクルタイムを変更をするため、システ
ムクロックセレクト信号１６により分周クロック１４を
選択する。このときシステムクロックセレクト信号１６
はプリスケーラ分周器セレクタ２４を制御して、信号２
４を選択する。この結果、マシンクロック１９のサイク
ルタイムは４μＳｅごとなるが、低速クロック２２のサ
イクルタイムは、以前と同様に６４μｓｅｃ、１２８μ
箕ｃ、２５６μｓｅｃ、５１２μｓｅｃで変わらない。
ムクロックセレクト信号１６により分周クロック１４を
選択する。このときシステムクロックセレクト信号１６
はプリスケーラ分周器セレクタ２４を制御して、信号２
４を選択する。この結果、マシンクロック１９のサイク
ルタイムは４μＳｅごとなるが、低速クロック２２のサ
イクルタイムは、以前と同様に６４μｓｅｃ、１２８μ
箕ｃ、２５６μｓｅｃ、５１２μｓｅｃで変わらない。
このように本発明の実施例によれば、システムクロック
分周器１２の分周周波数を選択することによりマシンサ
イクルタイムを変更することを可能とするとともに、プ
リスケーラ分周器セレクタ２１によりシステムクロック
分周器１２の分周周波数の変更に応じてプリスケーラ２
０の分周比を変更することにより、低速クロック２２の
サイクルタイムを常に一定に保つことができる。
分周器１２の分周周波数を選択することによりマシンサ
イクルタイムを変更することを可能とするとともに、プ
リスケーラ分周器セレクタ２１によりシステムクロック
分周器１２の分周周波数の変更に応じてプリスケーラ２
０の分周比を変更することにより、低速クロック２２の
サイクルタイムを常に一定に保つことができる。
（ト）発明の詳細
な説明したように、本発明によればマシンサイクルタイ
ムを変更可能な場合においても、プリスケーラの出力す
る低速クロックのサイクルタイムを一定に保つことがで
きる。これによりマシンサイクルを変更するたびにタイ
マ等の設定値の変更を要するといった従来の煩雑な作業
や、低速クロックを使用するブロック側でのクロック切
換回路等の省略が可能となる。
ムを変更可能な場合においても、プリスケーラの出力す
る低速クロックのサイクルタイムを一定に保つことがで
きる。これによりマシンサイクルを変更するたびにタイ
マ等の設定値の変更を要するといった従来の煩雑な作業
や、低速クロックを使用するブロック側でのクロック切
換回路等の省略が可能となる。
第１図は本発明の実施例に係るマイクロコンピュータを
説明する図、 第２図は従来例のマイクロコンピュータを説明する図で
ある。 １．１０・・・クロックオツシレータ、 ３．１２・
・・システムクロック分周器、 ６．１８・・・マシン
クロックゼネレータ、 ８，２０・・・プリスケーラ
、 １５・・・システムクロックセレクタ、１６・・
・システムクロックセレクト信号、 ２１・・・プリス
ケーラ分周器セレクタ。
説明する図、 第２図は従来例のマイクロコンピュータを説明する図で
ある。 １．１０・・・クロックオツシレータ、 ３．１２・
・・システムクロック分周器、 ６．１８・・・マシン
クロックゼネレータ、 ８，２０・・・プリスケーラ
、 １５・・・システムクロックセレクタ、１６・・
・システムクロックセレクト信号、 ２１・・・プリス
ケーラ分周器セレクタ。
Claims (1)
- 【特許請求の範囲】 システムクロックオッシレータと、 該システムクロックオッシレータの出力周波数を分周す
る分周器と、 該分周器の分周数を適宜、選択することによりマシンク
ロックのマシンサイクルタイムを変更することを可能と
する第１の分周選択手段と、該第１の分周選択手段によ
って選択された前記分周器の出力信号を入力してマシン
クロックを生成するマシンクロックゼネレータと、 該マシンクロックを入力して各種の制御用の低速クロッ
クを生成するプリスケーラと、 前記第１の分周選択手段によって選択された前記分周器
の分周数に対応して前記プリスケーラの分周数を変更す
ることにより、前記低速クロックの周波数を一定に保持
することを可能とする第２の分周選択手段とを有するこ
とを特徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61247930A JPS63219017A (ja) | 1986-10-17 | 1986-10-17 | マイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61247930A JPS63219017A (ja) | 1986-10-17 | 1986-10-17 | マイクロコンピユ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63219017A true JPS63219017A (ja) | 1988-09-12 |
Family
ID=17170666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61247930A Pending JPS63219017A (ja) | 1986-10-17 | 1986-10-17 | マイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63219017A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010093410A (ja) * | 2008-10-06 | 2010-04-22 | Alaxala Networks Corp | パケット中継装置 |
-
1986
- 1986-10-17 JP JP61247930A patent/JPS63219017A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010093410A (ja) * | 2008-10-06 | 2010-04-22 | Alaxala Networks Corp | パケット中継装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1070847A (en) | Clock pulse control system for microcomputer systems | |
| US4573023A (en) | Multiple-multiple modulus prescaler for a phase-locked loop | |
| CA1147028A (en) | Divider with dual modulus prescaler | |
| US5160900A (en) | Method to speed up the training of a shift oscillator in a frequency synthesizer | |
| JPH06318123A (ja) | 半導体集積回路 | |
| US4075827A (en) | Adjustable circuit for an electronic timepiece | |
| JPS63219017A (ja) | マイクロコンピユ−タ | |
| JPH0715321A (ja) | 分周用回路装置 | |
| JPH11194849A (ja) | データ処理方法および装置、情報記憶媒体 | |
| JPS6356565B2 (ja) | ||
| JP3102634B2 (ja) | Ｐｌｌ回路 | |
| JPH0633716Y2 (ja) | 周波数可変装置 | |
| JP2531805B2 (ja) | デジタルｐｌｌ回路 | |
| AU539464B2 (en) | Divider with dual modulus prescaler | |
| KR100239429B1 (ko) | 프리스켈러 | |
| JP2561794Y2 (ja) | Ｐｌｌ回路 | |
| JPH05243976A (ja) | 分周回路 | |
| JP2745060B2 (ja) | Ｐｌｌ周波数シンセサイザー | |
| SU1406782A1 (ru) | Цифровой синтезатор частот | |
| CA1036679A (en) | Frequency synthesizer using spectrum shift interpolation | |
| SU832758A1 (ru) | Устройство тактовой синхрониза-ции | |
| JPH10135821A (ja) | クロック生成回路 | |
| JP2777368B2 (ja) | 周波数シンセサイザ | |
| JPS61255125A (ja) | 基準位相発生回路 | |
| JPS59122223A (ja) | クロツク発生回路 |