JPS6074443A - ｐｎ接合半導体素子及びその製造方法 - Google Patents
ｐｎ接合半導体素子及びその製造方法Info
- Publication number
- JPS6074443A JPS6074443A JP59134989A JP13498984A JPS6074443A JP S6074443 A JPS6074443 A JP S6074443A JP 59134989 A JP59134989 A JP 59134989A JP 13498984 A JP13498984 A JP 13498984A JP S6074443 A JPS6074443 A JP S6074443A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- ions
- manufacturing
- implanted
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/192—Base regions of thyristors
- H10D62/199—Anode base regions of thyristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/60—Impurity distributions or concentrations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
- H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
- H10P30/28—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by an annealing step, e.g. for activation of dopants
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P36/00—Gettering within semiconductor bodies
- H10P36/03—Gettering within semiconductor bodies within silicon bodies
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、少くとも１個のｐｎ接合と、ペース層の深さ
が厳密に局限されたイオンとを有する半導体素子及びそ
の製造方法に関する。
が厳密に局限されたイオンとを有する半導体素子及びそ
の製造方法に関する。
電力用半導体素子−タイオード、トランジスタ、４層構
造−においては、素子の周波数限界に対して逆方向回復
時間、連断時間又はタンオフ時間が決定的である。従っ
てこの時間をなるべく短縮するように努力がなされてい
る。ところが在来の手段によるタンオフ時間の減少は必
ず他の決定的な・ぐラメータ、すなわち電流増幅、漏れ
電流、順方向電圧降下を阻害することが判明した。
造−においては、素子の周波数限界に対して逆方向回復
時間、連断時間又はタンオフ時間が決定的である。従っ
てこの時間をなるべく短縮するように努力がなされてい
る。ところが在来の手段によるタンオフ時間の減少は必
ず他の決定的な・ぐラメータ、すなわち電流増幅、漏れ
電流、順方向電圧降下を阻害することが判明した。
例えば米国特許公報第３９４３５４９号及び米国特許公
報第３１３７７９９７号で公知のように、サイリスタの
タンオフ時間は少数キャリアの寿命によって、またそれ
と共にベースの再結合中心の数によって決まる。この再
結合中心の注入は、例えば深い中心を発生する物質、例
えは金、白金、ニッケルの拡散によシ、若しくは電子又
はγ線又はＸ綜量子の照射により、行われる。それによ
って発生・再結合中心が生じ、−無視できる偏移は別と
して一均質に、特に素子の層の厚みに均一に分布する。
報第３１３７７９９７号で公知のように、サイリスタの
タンオフ時間は少数キャリアの寿命によって、またそれ
と共にベースの再結合中心の数によって決まる。この再
結合中心の注入は、例えば深い中心を発生する物質、例
えは金、白金、ニッケルの拡散によシ、若しくは電子又
はγ線又はＸ綜量子の照射により、行われる。それによ
って発生・再結合中心が生じ、−無視できる偏移は別と
して一均質に、特に素子の層の厚みに均一に分布する。
この再結合中心は密度Ｎ、（Ｎ、の単位＝ ｃｍ−５）
、禁止帯にあるエネルギ単位ＥＴ（ＥＴの単位＝ｅＶ）
及び電子捕獲（トラッｆ）定数Ｃｎ正孔捕獲定数Ｃ，（
Ｃｎ、、の単位＝＝ ｔｙｎ−’・５−１）によって特
徴づけられる。これらの量によってサイリスタの３つの
重要な特性、すなわち洩れ電流■８、タンオフ時間τ、
及び順方向電圧降下ＵＴが決まる。すなわち （３）τＨ１−τｐ＋で。
、禁止帯にあるエネルギ単位ＥＴ（ＥＴの単位＝ｅＶ）
及び電子捕獲（トラッｆ）定数Ｃｎ正孔捕獲定数Ｃ，（
Ｃｎ、、の単位＝＝ ｔｙｎ−’・５−１）によって特
徴づけられる。これらの量によってサイリスタの３つの
重要な特性、すなわち洩れ電流■８、タンオフ時間τ、
及び順方向電圧降下ＵＴが決まる。すなわち （３）τＨ１−τｐ＋で。
が成り立つ。式（１）及び（２）で町は真性伝導フェル
ミ・エネルギ（Ｅ、の単位＝ｅｖ）、ＥＦはシリコンの
フェルミエネルギ（Ｅ、の単位＝ ｅＶ ）である。
ミ・エネルギ（Ｅ、の単位＝ｅｖ）、ＥＦはシリコンの
フェルミエネルギ（Ｅ、の単位＝ ｅＶ ）である。
式（３）にはｆｆ１Ｎ、−Ｃｎ＝τ訂１とＮ丁Ｃｐ＝τ
、−１が導入されている。
、−１が導入されている。
そこで洩れｍ、流ＩＲ（Ｉ、の単位＝Ａ）は（４） ｉ
、＝＝ｑ、ｎ、 −Ａ−ｗ７’τ８ｃを介して、発生寿
命τＩＩｃから導き出される。
、＝＝ｑ、ｎ、 −Ａ−ｗ７’τ８ｃを介して、発生寿
命τＩＩｃから導き出される。
式（４）で
ｑ：素電荷（ｑの単位＝Ａ８）
ｎ ：シリコン真性伝導密度（町の単位＝Ｃｒｎ）Ａ二
横断面の而ｍ（Ａの単位＝ ａｎ２）Ｗ：空間電荷深さ
くＷの単位＝ｃｒｎ、）タンオフ時間（１２５℃で測定
）に対して、低注入寿命τ１□との間に近似的関保 （５）τｑ（１２５℃）＝８τＬｌ（２５℃）が成シ立
つ。最終に、順方向電圧降下ＵＴはサイリスタの順方向
特性 から確かめられる。式（６）で Ｗ−ペースの長さくＷの単位＝、＞ Ｕ＝順方向電圧降下（Ｕの単位＝ｖ） ｋ＝セルツマンσ）９杓 Ｔ＝温度（Ｔの単位＝ｋ） を表す。
横断面の而ｍ（Ａの単位＝ ａｎ２）Ｗ：空間電荷深さ
くＷの単位＝ｃｒｎ、）タンオフ時間（１２５℃で測定
）に対して、低注入寿命τ１□との間に近似的関保 （５）τｑ（１２５℃）＝８τＬｌ（２５℃）が成シ立
つ。最終に、順方向電圧降下ＵＴはサイリスタの順方向
特性 から確かめられる。式（６）で Ｗ−ペースの長さくＷの単位＝、＞ Ｕ＝順方向電圧降下（Ｕの単位＝ｖ） ｋ＝セルツマンσ）９杓 Ｔ＝温度（Ｔの単位＝ｋ） を表す。
これより次のことが明らかである。発生・？ｌｉ結合中
心の数ＮＴの増加によって少数キャリア寿命Ｔｎ＝（Ｃ
ｎ ” １４ Ｔ ） 及びτ −（Ｃ，＃Ｉ’ｌ、、
） ’が低１：スルと共ｅこ、式（２）により低注入前
≦１）τＬｌの低ト、又は式（５）ＶＣよりタンオフ時
間τ９の所望の低下が？５ｊらｉしる。ところが式（１
）及び（３）が示１′とヒろ（（＝よれは、そ〕１．と
平行して発生寿命τ８ｃ及び高注入時定数τ５，１の低
下が必然的に起こる。式（４）及（，１・（６）にまれ
ｔｆ 、それは素イの４Ｊ様を超える、洩ノー、電流と
１１１目方向電圧低土の増加を：意味゛ノーる。［均質
なＪｊ４（射の条件苓、−イ♀持しながしン、タ／オノ
１′：？間゛を減少することｔＪ二、もっばら式（１）
、（２ン、（゛りの１旨数項ＶＣよって達成さｆｌ、る
。推定によね【、１１、技術的応用範囲しこ則し−し必
要争件τ。’；２１． ｆ）ｉｔ Ｉｔ ８及υ・？−
＜０．５μｓが成り立つ。また喀々Ｅ、又はに： 、幻
１外 − でなければ々らない。この極端な要求を満足する再結合
中心の有無につい王の研究心づ、少くとも十分な実験的
結果をもたらさな〃・りだ、全く別の解決策が米Ｌｒ１
ｌ ｑ”；ｊ許公報第４３１１５３４号により公知であ
る。それによれば、素子に対して垂直に差向けられた、
エネルギ範囲’２ ＜ １０ＭｅＶの浸素イオン、α粒
子又はプロトンの照射は、アノード・ｎ−ペース接合の
空間電荷領域ｔこ、深さが厳笛に局限さｊＬだ１１１結
合中心の発生をもたらす。必鉄な浸透深さが得られる加
速装置が外いとすれば、大きな質量（分子量１６以上）
のイオンの使用は技術的理由から断念しなければならガ
い。電気的及び化学的活性を有するイオンは、この公知
の先行技術により、ば、いずれにしても論外であるとい
う（前掲個所４段７ないし３０行）。
心の数ＮＴの増加によって少数キャリア寿命Ｔｎ＝（Ｃ
ｎ ” １４ Ｔ ） 及びτ −（Ｃ，＃Ｉ’ｌ、、
） ’が低１：スルと共ｅこ、式（２）により低注入前
≦１）τＬｌの低ト、又は式（５）ＶＣよりタンオフ時
間τ９の所望の低下が？５ｊらｉしる。ところが式（１
）及び（３）が示１′とヒろ（（＝よれは、そ〕１．と
平行して発生寿命τ８ｃ及び高注入時定数τ５，１の低
下が必然的に起こる。式（４）及（，１・（６）にまれ
ｔｆ 、それは素イの４Ｊ様を超える、洩ノー、電流と
１１１目方向電圧低土の増加を：意味゛ノーる。［均質
なＪｊ４（射の条件苓、−イ♀持しながしン、タ／オノ
１′：？間゛を減少することｔＪ二、もっばら式（１）
、（２ン、（゛りの１旨数項ＶＣよって達成さｆｌ、る
。推定によね【、１１、技術的応用範囲しこ則し−し必
要争件τ。’；２１． ｆ）ｉｔ Ｉｔ ８及υ・？−
＜０．５μｓが成り立つ。また喀々Ｅ、又はに： 、幻
１外 − でなければ々らない。この極端な要求を満足する再結合
中心の有無につい王の研究心づ、少くとも十分な実験的
結果をもたらさな〃・りだ、全く別の解決策が米Ｌｒ１
ｌ ｑ”；ｊ許公報第４３１１５３４号により公知であ
る。それによれば、素子に対して垂直に差向けられた、
エネルギ範囲’２ ＜ １０ＭｅＶの浸素イオン、α粒
子又はプロトンの照射は、アノード・ｎ−ペース接合の
空間電荷領域ｔこ、深さが厳笛に局限さｊＬだ１１１結
合中心の発生をもたらす。必鉄な浸透深さが得られる加
速装置が外いとすれば、大きな質量（分子量１６以上）
のイオンの使用は技術的理由から断念しなければならガ
い。電気的及び化学的活性を有するイオンは、この公知
の先行技術により、ば、いずれにしても論外であるとい
う（前掲個所４段７ないし３０行）。
本発明の目的とするところは、半導体素子の遮断又はタ
ンオフ時間の短縮をもたらすと共に、他の主要なパラメ
ータを阻害しない措置を−示すことである。冒頭に挙げ
た種類の素子において、本発明に基づき真性及び外因性
欠陥のだめの再結合中発生中心として注入さノＬだ、任
意の原子量の、化学的ないしは電気的活性イオンによっ
て、」二記の目的が達成される。本発明の特に好適々実
施態杼（ｄ、ｎ−ペースに注入したイ；Ａンである。
ンオフ時間の短縮をもたらすと共に、他の主要なパラメ
ータを阻害しない措置を−示すことである。冒頭に挙げ
た種類の素子において、本発明に基づき真性及び外因性
欠陥のだめの再結合中発生中心として注入さノＬだ、任
意の原子量の、化学的ないしは電気的活性イオンによっ
て、」二記の目的が達成される。本発明の特に好適々実
施態杼（ｄ、ｎ−ペースに注入したイ；Ａンである。
本発明にとって本質的に重要なの（」゛、外因性の欠陥
及び不純物、特に外因性及び真性欠陥の混合形態も適用
すること力；でき、初めに本発明に基づ０」を適用せず
に製造六〕７た素子が、後で少くとも若干改善さ１１る
ことでがろ７．−例えば上記米国市許公報第４３］］！
”ｉ３４号からしげしげ明確に察知されるよう（Ｆｌ−
化学的及び電気的に不活性なイオンに限られていると−
１）１ば、再結合中Ｉ［）として真性欠陥を発生するこ
としかできない。そノ１＆でよって半導体材料、例えば
シリコンの禁止帯の、適用可能を深いエネルギ１ノベル
とトラップ ることになる。
及び不純物、特に外因性及び真性欠陥の混合形態も適用
すること力；でき、初めに本発明に基づ０」を適用せず
に製造六〕７た素子が、後で少くとも若干改善さ１１る
ことでがろ７．−例えば上記米国市許公報第４３］］！
”ｉ３４号からしげしげ明確に察知されるよう（Ｆｌ−
化学的及び電気的に不活性なイオンに限られていると−
１）１ば、再結合中Ｉ［）として真性欠陥を発生するこ
としかできない。そノ１＆でよって半導体材料、例えば
シリコンの禁止帯の、適用可能を深いエネルギ１ノベル
とトラップ ることになる。
本発明の利点は一既（ｔこ別様に処胛ン驚）１，でいな
い素子の場合＝！侍に３つσ戸？ラメータ、クン、１フ
時間／順方向電圧降下／漏ノ１，電流又（・」逆゛眠流
にオイて、これらの量のそれぞれを他の／Ｐラメータに
にとんと無関係に最適化できることである＠換口すれば
、タンオフ時間の減少が不可避的に他の・ぞラメータの
悪化を覚悟することと、もはや結びつかないのである。
い素子の場合＝！侍に３つσ戸？ラメータ、クン、１フ
時間／順方向電圧降下／漏ノ１，電流又（・」逆゛眠流
にオイて、これらの量のそれぞれを他の／Ｐラメータに
にとんと無関係に最適化できることである＠換口すれば
、タンオフ時間の減少が不可避的に他の・ぞラメータの
悪化を覚悟することと、もはや結びつかないのである。
従って上記の半導体素子の止！！．造の時に既に、この
よう々最適化を行わなりればならないことはもちろんで
ある。こｉＬに特に適合する製造方法は、本発明に基づ
きイオンの種類、浸透深さ及び注入の輪郭に応じて選定
するエネルギを有する、化学的ないしは電気的に活性な
イオンの、素子に対して垂ｊαの照射による注入と、続
いて少くとも４ ０ ０ ’Ｕ 。
よう々最適化を行わなりればならないことはもちろんで
ある。こｉＬに特に適合する製造方法は、本発明に基づ
きイオンの種類、浸透深さ及び注入の輪郭に応じて選定
するエネルギを有する、化学的ないしは電気的に活性な
イオンの、素子に対して垂ｊαの照射による注入と、続
いて少くとも４ ０ ０ ’Ｕ 。
最高９（）０℃の温度で少くとも１（）分間、好ましく
は３０分間にわ７ビる素子の熱処理とを７１！ｉ徴とす
る。また・ｆオン放射の側部をピンホール絞シで制限す
ることができろ。最小又は最適熱処理時間を超える熱処
理は問題ない，、また熱処理はレーダ°光線ないしは電
子線！／（： 、ｌニジ急速熱処理として、極めて短い
時間で行うことが好ましい。
は３０分間にわ７ビる素子の熱処理とを７１！ｉ徴とす
る。また・ｆオン放射の側部をピンホール絞シで制限す
ることができろ。最小又は最適熱処理時間を超える熱処
理は問題ない，、また熱処理はレーダ°光線ないしは電
子線！／（： 、ｌニジ急速熱処理として、極めて短い
時間で行うことが好ましい。
ところで、利用ＴｊＪ能なイオン加速装置においてＬ“
１− 工ｆ． ル：？’ Ｇ− ｒ／’．’ ｌへａｉ
？ １１１１ ヤ白 山ｒｒｔ”３Ｊ Ｂコ−４− ｙ
＞とができるから、イオンの種類と線量、所望の浸透
深さ、すなわちｎ−ペース内部のイオン注入輪郭の平均
位置、及びイオン注入輪郭自体の選択に、事実上制限は
ない。乙のために−それ自体公知のように一約２０μｍ
の半値幅が得られる。
１− 工ｆ． ル：？’ Ｇ− ｒ／’．’ ｌへａｉ
？ １１１１ ヤ白 山ｒｒｔ”３Ｊ Ｂコ−４− ｙ
＞とができるから、イオンの種類と線量、所望の浸透
深さ、すなわちｎ−ペース内部のイオン注入輪郭の平均
位置、及びイオン注入輪郭自体の選択に、事実上制限は
ない。乙のために−それ自体公知のように一約２０μｍ
の半値幅が得られる。
線量は約ｌＯ１２イオン／ｃｆｎを超えてはならない。
素子の後続の熱処理は後の使用特性に対して本質的な影
響を与える。特に真性再結合中心の、他の場合に生じる
自己治癒が、これによって阻止される。むしろドーグさ
れたイオンの電気的活性化が生じるのである。イオンは
シリコンの格子構造に安定に組み入れられ、それによっ
てパックグラウンド・ドーピングのように遮断時間特性
に影響を及はす。
響を与える。特に真性再結合中心の、他の場合に生じる
自己治癒が、これによって阻止される。むしろドーグさ
れたイオンの電気的活性化が生じるのである。イオンは
シリコンの格子構造に安定に組み入れられ、それによっ
てパックグラウンド・ドーピングのように遮断時間特性
に影響を及はす。
このようにして本発明に基づく製造方法の実Ｍｒ４態様
にとって、次の措置が肝要である。化学的ないしは電気
的活性イオンを側部制限イτ１き又は無しのイオン加速
装置にょシ、いずれＫせよ深さを厳密に局限して、素子
のｎ−ペースに注入し、それによって純粋な又は結合性
の真性乃ｒド外因悼欠陥を発生ずる。イオン注入の後、
熱処理によって才子を安定化する。
にとって、次の措置が肝要である。化学的ないしは電気
的活性イオンを側部制限イτ１き又は無しのイオン加速
装置にょシ、いずれＫせよ深さを厳密に局限して、素子
のｎ−ペースに注入し、それによって純粋な又は結合性
の真性乃ｒド外因悼欠陥を発生ずる。イオン注入の後、
熱処理によって才子を安定化する。
第１のＭｒｌによって、一方では欠陥中１１ノの厳密な
局限と、他方では注入さハた杓結酋中心のエイ、ルギ準
位又は捕獲確率の最３＠な選択という２つの利点が統合
される。第２の措置は、素子の長時間安定化をもたらす
。注入は、例えば１０ ＭｅＶ以上の最終エネルギと十
分な電流強きのイオン加速装置によって行シことができ
る。
局限と、他方では注入さハた杓結酋中心のエイ、ルギ準
位又は捕獲確率の最３＠な選択という２つの利点が統合
される。第２の措置は、素子の長時間安定化をもたらす
。注入は、例えば１０ ＭｅＶ以上の最終エネルギと十
分な電流強きのイオン加速装置によって行シことができ
る。
イオンのエネルーＹ１線量及び鉦類又は熱処理の温度、
時間及びガスの選択は、経験的に行うことができる。そ
のｆｔ、めにエネルギを一定して、順方向電圧、タンオ
フ時間（又は逆方向回り電荷）及び漏れ電流を注入量の
関数とし、で測定する。測定は、ｐペースと−１ノード
側ｐｎ接合領域の間に欠陥最大層をもたら１エイ・ルギ
領域に対して反復さｉする。θ（に素子を約３０分の固
定期間の間、欠陥全治ガス（例えば化成ガス、水素）の
中で約４００ ℃ないし９Ｃ）０℃の範囲の温度にさら
す。
時間及びガスの選択は、経験的に行うことができる。そ
のｆｔ、めにエネルギを一定して、順方向電圧、タンオ
フ時間（又は逆方向回り電荷）及び漏れ電流を注入量の
関数とし、で測定する。測定は、ｐペースと−１ノード
側ｐｎ接合領域の間に欠陥最大層をもたら１エイ・ルギ
領域に対して反復さｉする。θ（に素子を約３０分の固
定期間の間、欠陥全治ガス（例えば化成ガス、水素）の
中で約４００ ℃ないし９Ｃ）０℃の範囲の温度にさら
す。
本発明の実施態様では遮断時間又はタンオフ時間が、少
なくとも係数２だけ低゛減された。それ故、本発明に基
づき上記の半導体素子を高速電力用ダイオード、電力用
トランゾスタ又は高速周波数サイリスタとして使用する
ことが好ましいり 適当なサイリスタの性質につめては「第１２回ヨーロッ
・卆・ソリッドステート装置研究会議」ＥＳＳＤＥＲＣ
８２及びｒ１９８２年第７回ソリッドステート装置技術
シンポソウム」１９８２年９月１３〜１６日（会議資料
１２１−１２２員を参照）の場で報告された。
なくとも係数２だけ低゛減された。それ故、本発明に基
づき上記の半導体素子を高速電力用ダイオード、電力用
トランゾスタ又は高速周波数サイリスタとして使用する
ことが好ましいり 適当なサイリスタの性質につめては「第１２回ヨーロッ
・卆・ソリッドステート装置研究会議」ＥＳＳＤＥＲＣ
８２及びｒ１９８２年第７回ソリッドステート装置技術
シンポソウム」１９８２年９月１３〜１６日（会議資料
１２１−１２２員を参照）の場で報告された。
次に図面に基づいて、本発明の実施態様を更に詳細に説
明する。
明する。
第１図は製造中の、すなわちすべての層が既に作製され
、ドーピング段階が行われたが、金属化、接続端子、被
覆又は不動態化がまだない段階のサイリスタの代表的な
例を示す。この素子を高エネルギイオン加速装置のイオ
ン放射にさらした後（第２図も参照）、ｎ−ベースの、
破線で示［突した区域に、深さが鮮鋭に局限されたイオ
ンがあり、このイオンによって素子に小寿命ギヤリア領
域が発生した。
、ドーピング段階が行われたが、金属化、接続端子、被
覆又は不動態化がまだない段階のサイリスタの代表的な
例を示す。この素子を高エネルギイオン加速装置のイオ
ン放射にさらした後（第２図も参照）、ｎ−ベースの、
破線で示［突した区域に、深さが鮮鋭に局限されたイオ
ンがあり、このイオンによって素子に小寿命ギヤリア領
域が発生した。
第２図で明らかなように、素子例えばサイリスタの表向
におおむね垂直に差向けられたビーム２の中のイオンが
素子ＩＫ到達する。複数個の上記素子１′ｆ：タレット
３に取付け、又は例えばカセット交換装置を介して照射
場所に置くことができる。素子１のホルダーは加熱又は
冷却可能であることが好ましい。その実施例としてコイ
ル管５の一部を示す。コイル管５の中に冷却剤が循環さ
れ、又は電熱コイル線等がある。
におおむね垂直に差向けられたビーム２の中のイオンが
素子ＩＫ到達する。複数個の上記素子１′ｆ：タレット
３に取付け、又は例えばカセット交換装置を介して照射
場所に置くことができる。素子１のホルダーは加熱又は
冷却可能であることが好ましい。その実施例としてコイ
ル管５の一部を示す。コイル管５の中に冷却剤が循環さ
れ、又は電熱コイル線等がある。
照射時の最適温度は経験的に確かめる。
被照射素子ｌの一部、特に例えばその縁端区域は、例え
ばシリコン、アルミニウムまたは類似の材料の、十分に
厚いピンホール絞シ４で隠蔽することができる。絞シ４
は例えば−１ｋＶ屯圧ＶＣ接続される。イオン放＃Ｊ２
は集束し、又は振動しつつ素子１に送ることができる。
ばシリコン、アルミニウムまたは類似の材料の、十分に
厚いピンホール絞シ４で隠蔽することができる。絞シ４
は例えば−１ｋＶ屯圧ＶＣ接続される。イオン放＃Ｊ２
は集束し、又は振動しつつ素子１に送ることができる。
イオン／７−１浩頻を１釈１−洛ｅ ｌ −＋ ２４−
縛りの面端３ 照射時間及びイオン電荷状態を考慮して
、ビーム電流を積分することによシイオン線景が検出さ
れる。
縛りの面端３ 照射時間及びイオン電荷状態を考慮して
、ビーム電流を積分することによシイオン線景が検出さ
れる。
照射された素子１の熱処理は、例えば照射の後、即刻行
うととができる。これはタレット、７、カセット交換装
置等の場合、後続位置の１つで行うか又は開始し、若し
くは処理条件がイオン注入後の熱処理の処理条件と両立
するならば、金属焼結又は素子１に加えられるその他の
高副処理と同一の単位工程で行う。
うととができる。これはタレット、７、カセット交換装
置等の場合、後続位置の１つで行うか又は開始し、若し
くは処理条件がイオン注入後の熱処理の処理条件と両立
するならば、金属焼結又は素子１に加えられるその他の
高副処理と同一の単位工程で行う。
続いて標準的方法により、部品１を完成する。
第３図に示す素子１、すなわちサイリスタのｎ−ペース
には、その深さＸで照射方向に対して垂直に浸透し、厳
密に局限して注入さハ、た・ｉＡンの輪廓６が示されて
いる。最大の両側で濃度が極めて急激に低下し、測定技
術的にもはや検出し得ない値となる。深さＸの絶対値は
、自由に選定することができる。つまり、原則としてこ
の図は、半導体材料や選択するイオンの種類にかかわシ
なく成立する訳である。
には、その深さＸで照射方向に対して垂直に浸透し、厳
密に局限して注入さハ、た・ｉＡンの輪廓６が示されて
いる。最大の両側で濃度が極めて急激に低下し、測定技
術的にもはや検出し得ない値となる。深さＸの絶対値は
、自由に選定することができる。つまり、原則としてこ
の図は、半導体材料や選択するイオンの種類にかかわシ
なく成立する訳である。
半導体内のイオンの輪郭とその位置は、そこにイオンを
注入した結果化じた、半導体の「欠陥」と考えられる。
注入した結果化じた、半導体の「欠陥」と考えられる。
後熱処理をしない、５６ＭθＶ注入によるシリコン中の
ホウ素のプロファイルを第４図に示す・シリコン・ウェ
ー・０３つの異なる場所で測定した。１．００ ％の欠
陥は、電子回折において「無定形環」の出現に相当する
。浸透深さＸは加速装置のエネルギとイオン及び基質の
質景に関係するから、それに応じてイオン輪郭をス１定
することができる。このように厳密な局限に対（２て、
約２０μｍのイオン輪郭の半値幅が普通である。
ホウ素のプロファイルを第４図に示す・シリコン・ウェ
ー・０３つの異なる場所で測定した。１．００ ％の欠
陥は、電子回折において「無定形環」の出現に相当する
。浸透深さＸは加速装置のエネルギとイオン及び基質の
質景に関係するから、それに応じてイオン輪郭をス１定
することができる。このように厳密な局限に対（２て、
約２０μｍのイオン輪郭の半値幅が普通である。
ペース層の厚さＸにわたるキャリア濃度ｎ／ｎ−の推移
の各々４つの離散的時点で示した、第５図と第６図の線
図、すなわちイオンを注入しない素子に相当する第５図
と、イオンを注入した素子に相当する第６図を比較する
ことによ、！ｌ）（当該の線図の下に示す層列も参照）
、ペース層の小寿命キャリア領域７によるスイッチーン
グ速度の増加に関する機能が明瞭である。極めて薄く、
電流流れ方向に対して垂直に伸張するこの領域７は、初
めに一１＝０及びｔ＝Ｏ，ＯＦＩの時−このような領域
がない素子と比較１−１でギヤリア濃度の僅かな増加を
もたらすが、短時間後に既、に−ｔ＝０．２τの時−特
に隣接のｐ ”−梠との境宥で、著１−７〈小さな値を
もたらず。こｌｌｌ′ｌＶ（交１し、マ小得命キャリア
領切７がガい素子では、この」、うな領域がある素子な
らば新しいクイ１．ヂングリーイクルが始まる時点ｔ＝
τで、虜だかなりの＝Ｓ＝ 、？ ＩＪア濃、度が存在
する。力お、このエリ、象についで、当該の割ｑの理論
的結果としてで仁１、弗）るが、１ＩＩＥＥＥ Ｔｒａ
ｎｓｕｃｔｌｏｎＦＩｏｆ Ｅｌｅｃｔｒｏｎ Ｉ）ｐ
ｖｉｒｒｓ” ＥＤ３０巻７号（１９８３年７月）７８
２ないし−７９（１頁でも報告されている。
の各々４つの離散的時点で示した、第５図と第６図の線
図、すなわちイオンを注入しない素子に相当する第５図
と、イオンを注入した素子に相当する第６図を比較する
ことによ、！ｌ）（当該の線図の下に示す層列も参照）
、ペース層の小寿命キャリア領域７によるスイッチーン
グ速度の増加に関する機能が明瞭である。極めて薄く、
電流流れ方向に対して垂直に伸張するこの領域７は、初
めに一１＝０及びｔ＝Ｏ，ＯＦＩの時−このような領域
がない素子と比較１−１でギヤリア濃度の僅かな増加を
もたらすが、短時間後に既、に−ｔ＝０．２τの時−特
に隣接のｐ ”−梠との境宥で、著１−７〈小さな値を
もたらず。こｌｌｌ′ｌＶ（交１し、マ小得命キャリア
領切７がガい素子では、この」、うな領域がある素子な
らば新しいクイ１．ヂングリーイクルが始まる時点ｔ＝
τで、虜だかなりの＝Ｓ＝ 、？ ＩＪア濃、度が存在
する。力お、このエリ、象についで、当該の割ｑの理論
的結果としてで仁１、弗）るが、１ＩＩＥＥＥ Ｔｒａ
ｎｓｕｃｔｌｏｎＦＩｏｆ Ｅｌｅｃｔｒｏｎ Ｉ）ｐ
ｖｉｒｒｓ” ＥＤ３０巻７号（１９８３年７月）７８
２ないし−７９（１頁でも報告されている。
第１１シｌけサイリスクの横断面略図、第２１’Ｚｌ
＆：１被照射素子の配列の、一部載断し２だ側面図、第
３図は注入イオンの位置と輪郭を示１．． ）ｅサイリ
スクの横断面略図、第４図はシリコン中のホウ素のｆｒ
＋ファイル、第５図及び第６図１イオン注入のない素子
第５図及びある素子第６図のキャリア濃度の時間的変化
の線図を示す。 １・・・半導体素子。 出願人代理人 弁理士 鈴 江 武 彦１１？Ｉ ｌｆ
ｕ ５１”０”１３［１特許庁長官 志 賀 学 殿 １ 事件の表示 特願昭５９−１３４９８９号 ２発明の名称 ｐｎｎ接合半導体壬子びその製造方法 ：３．補止をする者 事件との関係 粕許出願人 ブラウン°ゲパリ°ウント晦シー・アクチェングゼルシ
ャフト（Ｉンｉ’ ｔ−ｓ、） ７１代、Ｉ′＋１人 ５ 補正命令の日付 昭和５９年９月２５日 ｆ） 補１１：の幻蒙
＆：１被照射素子の配列の、一部載断し２だ側面図、第
３図は注入イオンの位置と輪郭を示１．． ）ｅサイリ
スクの横断面略図、第４図はシリコン中のホウ素のｆｒ
＋ファイル、第５図及び第６図１イオン注入のない素子
第５図及びある素子第６図のキャリア濃度の時間的変化
の線図を示す。 １・・・半導体素子。 出願人代理人 弁理士 鈴 江 武 彦１１？Ｉ ｌｆ
ｕ ５１”０”１３［１特許庁長官 志 賀 学 殿 １ 事件の表示 特願昭５９−１３４９８９号 ２発明の名称 ｐｎｎ接合半導体壬子びその製造方法 ：３．補止をする者 事件との関係 粕許出願人 ブラウン°ゲパリ°ウント晦シー・アクチェングゼルシ
ャフト（Ｉンｉ’ ｔ−ｓ、） ７１代、Ｉ′＋１人 ５ 補正命令の日付 昭和５９年９月２５日 ｆ） 補１１：の幻蒙
Claims (9)
- （１） 少なくとも１つのｐｎ接合とペース層の深さ方
向に厳密に局限されたイオンを有する半導体素子におい
て、任意の原子量の化学的ないしは電気的活性イオンが
真性及び外因性欠陥のだめの再結合・発生中心として注
入さｉシることを特徴とする半導体素子。 - （２） イオンがｎ−ペースに注入されることを特徴と
する特許請求の範囲第１項に記載の半導体素子。 - （３） 電力用ダイオードとして使用されること’を特
徴とする特許請求の範囲第１項または第２項に記載の半
導体素子。 - （４）電力用トランｉスタとして使用されることを特徴
とする特許請求の範囲第１項または第２項に記載の半導
体素子。 - （５）ザイリスタとしで使用されることを特徴とする特
許請求の範囲第１項ま／こは第２項に記載の半導体素子
。 - （６） 少なくとも１つのｐｎ接合とペース層の深さ方
向に厳密に局限さり、たイオン７ｙ有する？１′導体素
子をりｒ造する方法に」９いて、イメンの種類。 浸透深さ及び注入の輪郭に応じて選定されるエネルギを
有する、化学的々いしは正、気的に７１９性なイオンを
半導体素子に対して垂直に照射−４゛ることによって注
入し、続いて少なくとも４ ｆｌ ＯＣ，Ｉ汁大９０
（１℃の温琲−で少なくとも１（）分間、好寸しくは３
０分間にわたり半導体素子を熱処理することを特徴とす
る半導体素子の製造方法。 - （７） イオンがｎ−ペースに注入さ力、ることを特徴
とする特許請求の範囲第６項Ｖｃｉ己載の半導体素子の
製造方法。 - （８） イオンビームの側部をピンホール絞りによって
制限することを特徴とする％ ｉｔ’ｌ肖＋’ｌ求のｌ
ｉｉ＋。 門弟６項に記載の半導体素子の製造方法。 - （９） レーザ光線ないしは電子ビームの照射によって
急速熱処理することを特徴とする特＃’ｒ 請求の範囲
第６項また祉第８項のいずれか１つに記載の半導体素子
の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3323672.0 | 1983-07-01 | ||
| DE3323672 | 1983-07-01 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6074443A true JPS6074443A (ja) | 1985-04-26 |
Family
ID=6202839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59134989A Pending JPS6074443A (ja) | 1983-07-01 | 1984-06-29 | ｐｎ接合半導体素子及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0130457A1 (ja) |
| JP (1) | JPS6074443A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6276556A (ja) * | 1985-09-28 | 1987-04-08 | Toyota Central Res & Dev Lab Inc | 高速静電誘導サイリスタ |
| JPS62235782A (ja) * | 1986-04-07 | 1987-10-15 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
| JPS649658A (en) * | 1987-07-01 | 1989-01-12 | Mitsubishi Electric Corp | Gto thyristor |
| JPH03129879A (ja) * | 1989-10-16 | 1991-06-03 | Toshiba Corp | 過電圧保護機能付半導体装置及びその製造方法 |
| JPH07106605A (ja) * | 1993-10-05 | 1995-04-21 | Toyo Electric Mfg Co Ltd | 高速ダイオード |
| JP2000106368A (ja) * | 1998-08-21 | 2000-04-11 | Asea Brown Boveri Ag | 半導体素子及びその製造方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2171555A (en) * | 1985-02-20 | 1986-08-28 | Philips Electronic Associated | Bipolar semiconductor device with implanted recombination region |
| US4766482A (en) * | 1986-12-09 | 1988-08-23 | General Electric Company | Semiconductor device and method of making the same |
| CN114823890A (zh) * | 2021-01-28 | 2022-07-29 | 中国科学院微电子研究所 | 一种半导体功率器件及其制备方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4151540A (en) * | 1977-12-08 | 1979-04-24 | Fairchild Camera And Instrument Corporation | High beta, high frequency transistor structure |
| US4203780A (en) * | 1978-08-23 | 1980-05-20 | Sony Corporation | Fe Ion implantation into semiconductor substrate for reduced lifetime sensitivity to temperature |
| US4318750A (en) * | 1979-12-28 | 1982-03-09 | Westinghouse Electric Corp. | Method for radiation hardening semiconductor devices and integrated circuits to latch-up effects |
| US4338616A (en) * | 1980-02-19 | 1982-07-06 | Xerox Corporation | Self-aligned Schottky metal semi-conductor field effect transistor with buried source and drain |
| US4311534A (en) * | 1980-06-27 | 1982-01-19 | Westinghouse Electric Corp. | Reducing the reverse recovery charge of thyristors by nuclear irradiation |
| DE3117202A1 (de) * | 1981-04-30 | 1982-11-18 | Brown, Boveri & Cie Ag, 6800 Mannheim | Verfahren zum einstellen der lebensdauer der minoritaetsladungstraeger in halbleiterschaltern mit protonenstrahlen |
-
1984
- 1984-06-19 EP EP84106988A patent/EP0130457A1/de not_active Withdrawn
- 1984-06-29 JP JP59134989A patent/JPS6074443A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6276556A (ja) * | 1985-09-28 | 1987-04-08 | Toyota Central Res & Dev Lab Inc | 高速静電誘導サイリスタ |
| JPS62235782A (ja) * | 1986-04-07 | 1987-10-15 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
| JPS649658A (en) * | 1987-07-01 | 1989-01-12 | Mitsubishi Electric Corp | Gto thyristor |
| JPH03129879A (ja) * | 1989-10-16 | 1991-06-03 | Toshiba Corp | 過電圧保護機能付半導体装置及びその製造方法 |
| JPH07106605A (ja) * | 1993-10-05 | 1995-04-21 | Toyo Electric Mfg Co Ltd | 高速ダイオード |
| JP2000106368A (ja) * | 1998-08-21 | 2000-04-11 | Asea Brown Boveri Ag | 半導体素子及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0130457A1 (de) | 1985-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0146233B1 (en) | Low temperature process for annealing shallow implanted n+/p junctions | |
| DE4021377C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| Carlson et al. | Lifetime control in silicon power devices by electron or gamma irradiation | |
| EP0417955A1 (en) | Shallow junction formation by ion-implantation | |
| JPS6156451A (ja) | 半導体集積回路デバイスの製造方法 | |
| US3442722A (en) | Method of making a pnpn thyristor | |
| JPH03129832A (ja) | アニーリング | |
| US4240844A (en) | Reducing the switching time of semiconductor devices by neutron irradiation | |
| JPS6074443A (ja) | ｐｎ接合半導体素子及びその製造方法 | |
| US4082958A (en) | Apparatus involving pulsed electron beam processing of semiconductor devices | |
| US6825101B1 (en) | Methods for annealing a substrate and article produced by such methods | |
| US3950187A (en) | Method and apparatus involving pulsed electron beam processing of semiconductor devices | |
| US4151011A (en) | Process of producing semiconductor thermally sensitive switching element by selective implantation of inert ions in thyristor structure | |
| JPS5819125B2 (ja) | 半導体装置の製造方法 | |
| US4278476A (en) | Method of making ion implanted reverse-conducting thyristor | |
| JPS60501927A (ja) | 浅い接合の半導体デバイス | |
| US4234355A (en) | Method for manufacturing a semiconductor element utilizing thermal neutron irradiation and annealing | |
| US3809582A (en) | Irradiation for fast recovery of high power junction diodes | |
| US3255050A (en) | Fabrication of semiconductor devices by transmutation doping | |
| JPS58191B2 (ja) | 高速半導体整流器を作る方法 | |
| EP0780891B1 (en) | Method of manufacturing semiconductor device | |
| JPH02187033A (ja) | キャリアの寿命を軸方向に調整する方法 | |
| US3918996A (en) | Formation of integrated circuits using proton enhanced diffusion | |
| JPH09162136A (ja) | 半導体装置の製造方法 | |
| EP0497290A2 (en) | Switching semiconductor device and method of manufacturing the same |