JPS6074465A - 多結晶シリコン抵抗体 - Google Patents

多結晶シリコン抵抗体

Info

Publication number
JPS6074465A
JPS6074465A JP59112925A JP11292584A JPS6074465A JP S6074465 A JPS6074465 A JP S6074465A JP 59112925 A JP59112925 A JP 59112925A JP 11292584 A JP11292584 A JP 11292584A JP S6074465 A JPS6074465 A JP S6074465A
Authority
JP
Japan
Prior art keywords
substrate
polysilicon
resistor
silicon
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59112925A
Other languages
English (en)
Inventor
ミング‐クワング　リー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EREKUTORONIKUSU RESEARCH ANDO
EREKUTORONIKUSU RESEARCH ANDO SERVICE OOGANIZEESHIYON IND TEKUNOROJII RESEARCH INST
Original Assignee
EREKUTORONIKUSU RESEARCH ANDO
EREKUTORONIKUSU RESEARCH ANDO SERVICE OOGANIZEESHIYON IND TEKUNOROJII RESEARCH INST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EREKUTORONIKUSU RESEARCH ANDO, EREKUTORONIKUSU RESEARCH ANDO SERVICE OOGANIZEESHIYON IND TEKUNOROJII RESEARCH INST filed Critical EREKUTORONIKUSU RESEARCH ANDO
Publication of JPS6074465A publication Critical patent/JPS6074465A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/40—Resistors
    • H10D1/47—Resistors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/136—Resistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/934—Sheet resistance, i.e. dopant parameters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y10T29/49099—Coating resistive material on a base

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は制限した横方向拡散を有する多結晶シリコン抵
抗体、そのような抵抗体を含む集積回路、およびそれら
の製造方法に関する。ポリシリコン層をｎ型あるいはｎ
型の不純物でまずドープしその後で処理層を他の型の不
純物で中和することによってポリシリコン抵抗体を形成
して、前記層の抵抗体領域とその環境との間の濃度勾配
が低いデバイスをつくるようにする。小さな濃度勾配の
ため製造中の横方向の拡散が減少し、それによって比較
的小さい寸法で比較的低い温度係数で高信頼性の抵抗体
と比較的高電流密度とから成る集積回路を製造すること
ができる。
発明の背景 ＶＬＥＩＩ製品の回路密度を増す要求が太きくなシ続け
るほど、活性成分と不活性成分の両方の物理的寸法を非
常に正確にもつと精度よく制御することが不可欠となる
。わずか数ミリメートル平方のテンゾ領域上に数十万個
の成分を持つ集積回路テップを形成することが今や可能
であるという程度にまで最近の技術は進歩している。た
とえば、ティー・オオゾネ（Ｔ、　０ｈｚｏｎｅ　）　
、ジエイ・ヤスイ（Ｊ、　Ｙａｓｕｉ　）、ティー・イ
シハラ（Ｔ。
工５ｈｉｈａｒａ　）およびニス・ホリウチ（Ｓ　、ｌ
Ｅ］ｏｒｉｕｃｈｉ　）によるより　Ｆｉ　Ｅ　Ｊｏｕ
ｒｎａｌ　ｏｆ　５ｏｌｉｄ−８ｔａｔｅＣｉｒｃｕｉ
ｔｓ　、　Ｖｏｌ、　Ｓｏ　−１５、扁５．１０００年
１０月、８５４〜８６１ページの「、−ＭＯ８／ｎ　−
Ｗｅｌｌ　ＯＭ　ＯＳ技術によってつくった８ＫＸ８ピ
ント　スタティツクＭＯ８ＲＡＭ　（’　Ａｎ　８ｘｘ
８　Ｂｉｔ　５ｔａｔｉｃ　ＭＯＳ　Ｆａｂｒｉｃａｔ
ｅｄ　ｂｙ　ｎ　−ＭＯＳ　／ｎ　−Ｗｅｌｌ　ＯＭ　
ＯＳ　Ｔｅｃｈｎｏｌｏｇｙ”」を参照。構成物の寸法
を小さくするだけでなく、チップ上の充てん密度を増す
ように注意深く設計した多層デバイスを形成するのに巧
妙な方法を採用した。
前記回路、特にメモリーセルの形態において、ポリシリ
コン抵抗体が今通常使われているが、それはそれらがモ
ノリシックシリコン技術および得られる広範囲の抵抗値
と両立するからである。特にエヌ・シー・ル（Ｎ、　Ｏ
，Ｌｕ　）、エル・ゲルツペルグ（Ｌ、　Ｇｅｒｚｂｅ
ｒｇ　）　、シー・ワイール（０゜−Ｙ、　Ｌｕ　）お
よびジエイ・ディー・マインドル（、Ｔ、　Ｄ、　Ｍｅ
ｉｎｄｌ　）の「モノリシック多結晶シリコン抵抗体の
モデル化と最適化」、ＩＦｉＫＥＴｒａｎｓａｃｔｉｏ
ｎｓ　ｏｎ　Ｆ！１ｅｃｔｒｏｎ　Ｄｅｖｉｃｅｓ＋　
’Ｖｏ１．　ＦＤ　−２８、煮７、Ｊｕｌｙ　１９８１
．８１８〜８６０ページを参照。そのような抵抗体は、
一般にＭＯ８電界効果トランジスターのポリシリコン　
ｒ−トの頂部にあるいはバイポーラトランジスタの分離
域内で容易につくられる。ポリシリコントランジスタを
組込んだメモリーセルあるいは他のデバイスの作製にお
いては、特に寸法がだんだん臨界になるほどある種の問
題が明らかになる。第一に、ポリシリコンの粒径および
ポリシリコン層と相接する領域との高い濃度勾配のため
に、高温での製造工程中のドーパントの横方向拡散が所
望するよシ大きい８この拡散を・補償するために、ポリ
シリコン抵抗体とその隣接する成分との間の距離を増す
ことが必要であり、それによって回路の密度は低下する
。この問題を最小にするもう一つの試みは抵抗体の周囲
に窒化ケイ素あるいは熱的に成長したポリシリコン酸化
物のごとき物質で障壁を形成することであシ、それによ
ってプロセスの制御と抵抗体の信頼性を上げる。しかし
この試みは製造を複雑にする。そのうえさらに、横方向
拡散の問題は抵抗率の制御を困難にする。これらの問題
を克服するために、多くの理論的および実用的な仕事が
なされてポリシリコンの物理的および電気的特性をよシ
よく理解できる。Ｊ、　Ａｐｐｌ、　Ｐｈｙｓ。
のＶｏｌ　４６、屋１２．１９７５年１２月号、５２４
７〜５２５４ページのジエイ・七ト（Ｊ。
月号、５１６７〜５１７０ページのジエイ・セト（Ｊ、
　Ｂｅｔａ　）による［ホウ素およびリンを注入した多
結晶シリコンの焼鈍特性Ｊ　：　Ｊ、　Ａｐｐｌ、　Ｐ
ｈｙｓ。
のＶｏｌ　４９、Ａ１１．１９７８年１１月号、５５６
５〜５５７０ページのシー・パカラニ（Ｇ、　Ｂａｃｃ
ａｒａｎｉ　）、ビー・リコ（Ｂ、　Ｒｉｃｃｏ　）お
よびジー・ヌパデイニ（Ｇ、　５ｐａｄｉｎｉ　）によ
る「多結晶シリコン膜の輸送特性」；およびＪ。
Ｅｌｅｃｔｒｏｃｈｅｍ、　Ｓｏｃ、のＶｏｌ　１２７
、Ａ７．１９８０年７月号、１６０６〜７ページのティ
・ヨシハラ（Ｔ、　Ｙｏｓｈｉｈａｒａ　）、ニー・ヤ
ス才力（Ａ、　Ｙａｓｕｏｋ、ａ）。
およびエッチ・アベ（Ｈ，Ａｂｅ　）による「化学的に
析出した多結晶シリコンの伝導特性」を見よ。
これらの広範な研究にもかかわらず、前記の問題点は十
分には解決されていない。
第１図は従来方法で作ったポリシリコン抵抗体の断面を
示す。この構造はｐ型のシリコン基板２、フィールド（
ｆｉｅｌｄ　）酸化物層４、ｎ＋域３、およびリン化ケ
イ酸塩ガラス（ＰＳＧ）５から成る。
さらに、領域ＡおよびＢはポリシリコン層を意味し、領
域Ｂは抵抗体域である。これらの領域はまずポリシリコ
ン層全体をドープして抵抗体の望ましい低伝導度に相当
するポリシリコンの初期のバルク伝導性をつくることに
よって形成する。一般にこれは２　Ｘ　１０１６／　ｃ
ｍ３未満のドープ濃度になろう。その後で抵抗体域Ｂを
保護抵抗体酸化物でマスクし、領域Ａは再びドープ剤に
さらして高伝導性にする。領域Ａにおける最終ドープ濃
度は少なくとも５　Ｘ　１０１ｇ／ｃｍ”である。接合
１は上記領域の横方向の境界を示す。（ポリシリコン抵
抗体をつくるのに以前の技術で用いられた従来方法はテ
キサス　インストラメンン（Ｔｅｘａｓ工ｎ５ｔｒｕ−
ｍｅｎｔｓ　）の米国特許第４，１３９，７８６号明細
書；インテル（工ｎｔｅｌ　）の米国特許第４，１７８
，６７４号明細書；およびイーエムエム　セミ（ＥＭＭ
Ｓｅｍｉ　）の米国特許第４，２１４，９１７号明細書
に例示されておシ、それらの後者はドーパントのマイグ
レーション（ｍｉｇｒａｔｉｏｎ　）の不都合さを論じ
てりる。
ドーパントの拡散を制限し抵抗率の良好な工程制御を確
実にするために、窒化ケイ素層１０を析出させてポリシ
リコン抵抗体域Ｂｆ：ＰＳＧ５およびフィールド酸化物
層４から隔離した。
発明の要約 前記の問題を克服するために、本発明に従い、ｎ−ｐ中
和の概念の応用によって制限した横方向拡散を持つポリ
シリコン抵抗体を製造できるということを発見した。も
つと詳しくいえば、高温および他の高エネルギー熱処理
の存在があっても所定の寸法を保つ抵抗体について記載
する。製造したポリシリコン抵抗体は約１０８〜１０１
０オーム／平方のシート抵抗率、低い温度係数および約
０．２〜０．６電子ボルトの活性化エネルギーを有する
。
第１図はポリシリコン抵抗体を糾込んだ従来の半導体デ
バイスの例示である。
第２ａ図〜第２ｇ図は半導体デバイスにおりる本発明に
よるポリシリコン抵抗体の製造を示す。
第６図は中和反応を完全に活性化する熱処理に必要な最
少時間を温度に対して表わした図である。
簡潔に言えば、上記の特性を有するポリシリコン抵抗体
を得るためには、指定量のｎ型ドーパント、一般には少
なくとも１０１８原子／ｃｒｎ３をポリシリコン層にま
ず注入する。その後で指定量のｐ型Ｐ−パント、一般に
はｎ型ドーパントに実質的に等しい量をこの層の抵抗体
域に入れる。こうして処理した膜はその後で熱処理する
、すなわち指定の高温で焼鈍するが、その時間中にｎ型
とｐ型のドーパントが化学的に反応して抵抗体域にその
半絶縁特性を与える。簡単のためポリシリコン抵抗体の
製造を記述するとき初めに使うドーパントはｎ型であり
中和用にｐ型を用いるとする。当業者にはこの順序を逆
にしてもよいということが理解される、すなわち最初の
ドーパントがｐ型であって二番目がｎ型であってもよい
。
本発明の詳細 な説明のすぐれた方法は第２図に例示する。第２ａ図は
従来の方法に従ってつくることのできる中間的構造を示
す。そこに例示するものはｐ型のシリコン基板１１、ｎ
＋域１３、フィールド酸化物層１２であシ、その上にポ
リシリコン膜１４を有する。公知の技術に従って、フィ
ールド酸化物層はシリコンの局部酸化（ＬＯＯＱＳ　）
　を用いて、ポリシリコン膜１４は低圧化学蒸着（ＬＰ
ＯＶＤ　）あるいは大気圧化学蒸着（ＡＰＯＶＤ）によ
シ析出させてもよい。
つぎにポリシリコン膜はイオン注入法を用いてｎ＋ドー
パントとしてリンで一様にドープして１　ｘ　Ｉ　Ｃｌ
２Ｏ／ｃｙ”のドーパント濃度にする。この初めのｒ−
ピング工程の後で、ポリシリコン膜はＯＶＤシリコン酸
化物によって被覆し、基板は１０００℃の温度で１５分
間、注入した不純物原子を活性化するのに十分な時間焼
鈍する。６００〜１２００℃の温度を最初の焼鈍工程に
用いてもよい。ジエイ・セト（Ｊ、　８ｅｔｏ　）の上
記「ホウ素およびリンを注入した多結晶シリコンの焼鈍
特性」を見よ。
第２ｂ図はポリシリコン膜１４のパターンを描くのに用
いるエツチングマスク１５の追加を示す。
第２Ｃ図に示すようにエツチングマスク１５を除去した
後で注入マスク１６をつけて、ｐ型ドーパントとしての
ホウ素をあとで注入する領域Ｂ’ｊｉｚ定める。イオン
注入工程中の基板の構造は第２ｄ図にボす。イオン注入
により長さ５ミクロン、＠５ミクロン、厚さ５０００オ
ングストロームの抵抗体域Ｂを形成するが、それはｐ）
Ｆ−パントの濃度が初めにポリシリコン膜に与えられた
ｎドーパントの濃度にほぼ等しいように制御する。
その後で注入マスクをプラズマ灰化法にょシ除去する。
二者択一的に湿式の化学的技術を用いてもよい。第２ｅ
図に示すように、２〜４％のＯＶＤリン化シリコン二酸
化物の膜１８を析出させて誘電障壁として働かせ水分と
短絡から回路を保護する。こうしてつくった基板は１０
００　℃の温度で１５分間熱処理して抵抗体域Ｂのｎと
旦ドーパントを中和する。適当な時間と温度の選択は第
６図を参照して当業者にょシ容易に決定することができ
る。
第２ｆ図はポリシリコン層の外界との接点（−供するの
に使うエツチングマスク１９を示す。仕上げたデバイス
は第２ｇ図に示すが、ここではエンチングマスク１９は
すでに除いてあ如しかもポリシリコン層１４への接点が
形成されている。第２ｇ図は本発明に従う最終的構造を
示す。こうして作成したポリシリコン抵抗体は１０１０
オーム／平方のシート抵抗率を有する。接合１７の検証
から実質的に何ら横方向拡散はないことが証明される。
上記方法においては、ドープ量の多い領域Ａと抵抗体域
Ｂとの間に何ら濃度勾配がないので横方向の拡散現象が
効果的に制限される。抵抗体域におけるｎドーパントの
濃度はｎ＋ドーパントの濃度に等しいかあるいはそれよ
りわずかに小きいので、ｐ原子はｎ＋ドーパントと全部
反応しそれゆえ高温で接合１７を横切ってのｐ原子の抵
抗体域Ｂから高ドープｎ＋域（領域Ａ）へのマイグレー
ションは容易には起こることができない。
好ましいことに、ドーピングプロセスはイオン注入法を
用いてすべて行われてポリシリコン膜中のドープ濃度を
正確に制御する。しかしながら、他の従来のドープ法、
たとえば熱拡散、スピンオン　ドライヴイン（５ｐｉｎ
−Ｏｎ　ｄｒｉｖｅ−ｉｎ　）あるいはＯＶＤドライブ
インのごときを用いてもよい、ただしあまり好ましいも
のでは、ない。初めのドープするｎ＋濃度は約１×１０
２０／ｃｒｎ３であシ後半のドープするｐ濃度はＩ　Ｘ
　１０”に等しいかあるいはわずかに小さい。ｎ＋トド
−ントとｐドーパントの間の濃度差はＩ　Ｘ　１０１８
／　ａｍ”よシ大きくあってはならず、平方当、り　１
０１０オームまでの抵抗率を得る。この違いは、もちろ
ん、製造した抵抗体の抵抗率に影響する。抵抗率に影響
するもう一つの要素は熱処理プロセスである。ドープし
たポリシリコン膜に対する熱処理は非酸化性雰囲気。
すなわちＮ２　ｒ　Ｈｅ　＋’Ｎｅ　＋　Ａｒ　＋　Ｋ
ｒあるいはＸｅのごとき不活性ガスの雰囲気内で行って
該ドープした多結晶シリコン膜の薄い表面層のみが酸化
されるのを確実にすることが好ましい。第二のドーピン
グ工程の後の熱処理温度は６〜６０分間９００℃〜１１
５０℃である。十分に活性化した抵抗体を得るためには
、熱処理時間は第６図に示す条件下で実行する。９００
℃の熱処理に対しては、完全に活性化した抵抗体には６
０分間が必要である。
しかしながら１１００℃の熱処理にはわずか５分間で十
分である。
二重にげ−プしたポリシリコン膜を活性化するには、レ
ーテー、キセノンランプ、電子ビーム、イオンビームあ
るいは他の光学的手段もまた使える。
集積回路の製造に実際に適用することに関しては、本発
明は平方当ｐ約１０１０オームの高い抵抗率とＯ０２〜
０．３　ｅＶの低い活性化エネルギーを持つポリシリコ
ン抵抗体を製造する方法を提供する。
この低活性化エネルギーは従来技術の方法によって製造
した平方当ｐ　１０１０オームのポリシリコン抵抗体の
０．５〜０．６　ｅＶの活性化エネルギーと比較すると
非常に信頼性の高い特性を持つことになる。活性化エネ
ルギーは抵抗率と関係がある。このことはエヌ・シー・
ルらによる論文および上記のジョン・ワイ・ダグリュ・
七ト（Ｊｏｈｎ　Ｙ、　Ｗ。
５ｅｔｏ　）の論文「ポリシリコン膜の電気的性質」に
記載されている。
前記の記載はｎ型ドーパントとしてリンについて書いで
あるが、アンチモン、ヒ素、ビスマスあるいは窒素のご
とき他のＶ族化合物をやはシ用いてもよいと理解できる
。同様に、ホウ素に加えて、ｐ型ドーパントとしてアル
ミニウム、ガリウム、インジウムあるいはタリウムのご
とき■原型化合物を用いてもよい。
絶縁基板はシリコン上の熱的に成長したシＩＪコン酸化
物、シリコン上の析出したシリコン酸化物、サファイア
基板上の析出シリコン酸化物、あるいはそのことでは、
実質的にどんな基板でもその上のシリコン酸化物あるい
はアルミニウム酸化物あるいは絶縁した物質であっても
よい。半導体物質はシリコン、ゲルマニウム、すす、鉛
あるいは炭素、あるいは■族とＶ族の元素および■族と
■■族の元素から成る二成分系、たとえばリン化アルミ
ニウム、ヒ化ガリウム、リン化ガリウム、およびアンチ
モン化インジウムであってもよい。上記の物質はそれら
がダイヤモンド立方あるいは閃亜鉛鉱の格子構造を保つ
限シ有用な半導体である。
ポリシリコン層はドーピング工程の前に熱処理してもよ
いが、これは本質的ではない。シリコン酸化物膜は酸化
雰囲気での熱処理の前にドープしたポリシリコン層上に
析出させる。
本発明において用いる特別な熱処理モデルは決定的なも
のではない。熱・処理はレーザ゛−、キセノンランプ、
イオンビームあるいは電子ビームの適用によって行って
もよい。そのような熱源は当業者によく知られている。
【図面の簡単な説明】
第１図は従来法で製造したポリシリごフン抵抗体の断面
図を示す。 ン抵抗体の製造工程順序を示す。 第６図は中和反応を活性化するのに必要な最小の時間を
温度の関数として示す。 ２．１１・・・ｐ型シリコン基板、３，１３・・１１＋
域５４．１２・・・フィールド酸化物層、５・・・リン
化り゛イ酸塩ガラス、７，１７・・・接合、１０・・・
窒化ケイ素層、１４・・・ポリシリコン膜、１５．１９
・・・エツチングマスク、１６・・・注入マスク、１８
・・・リン化シリコン二酸化物膜。 代理人　浅　村　皓

Claims (9)

    【特許請求の範囲】
  1. （１）　制限した横方向拡散を有するポリシリコン抵抗
    体をつくる方法にして （ａ）　絶縁した基板上に多結晶シリコンの膜を析出さ
    せ、 （ｂ）多結晶シリコンの該膜ｋｎｉるいはｐ）型ドーパ
    ントで少なくともＩ　Ｘ　１０１８／　ｃｍ３の濃度に
    ドープし、 （ｃ）約６００〜１２００℃の温度で、不活性あるいは
    酸化性ガスの雰囲気内で短時間、ドープした多結晶シリ
    コン膜を熱処理し、 （ｄ）　熱処理したドープ多結晶シリコン膜ｋｐ（ある
    いはｎ）型ドーパントで工程（ｂ）のドーパント濃度未
    満が等しい濃度に選択的にドープして抵抗体領域を形成
    し、 （ｅ）　二重にドープした熱処理多結晶シリコン膜を約
    ９００〜１１５０’Ｃの温度で不活性あるいは酸化性ガ
    スの雰囲気内で短時間活性化する工程から構成される上
    記方法。
  2. （２）　ドープ工程をイオン注入あるいは熱拡散を用い
    て行う、特許請求の範囲第１項の方法。
  3. （３）該絶縁基板がシリコン基板」―にシリコン酸化物
    を熱的に成長させたもの、シリコン基板上にシリコン酸
    化物を析出させたもの、ザファイア基板上にシリコン酸
    化物を析出させたもの、あらゆる基板上のシリコン酸化
    物、あるいはあらゆる基板上のアルミニウム酸化物であ
    る、特許請求の範囲第１項の方法。
  4. （４）　基板がシリコン、ゲルマニウム、あるいは二成
    分系の■−Ｖ族化合物かＩＩ　−Ｖｌ族化合物である、
    特許請求の範囲第１項の方法。
  5. （５）ｎ型ドーパントがリン、アンチモンあるいはヒ素
    である。特許請求の範囲第１項の方法。
  6. （６）ｐ型ドーパントがホウ素、アルミニウム、ガリウ
    ム、ちるいはインジウムである。特許請求の範囲第１項
    の方法。
  7. （７）　レー−ｒ−、キセノンランプ、電子ビームアル
    いはイオンビームが熱処理用のエネルギー源である、特
    許請求の範囲第１項の方法。
  8. （８）熱処理の前にシリコン酸化物膜をドープ多結晶シ
    リコン膜上に析出させ、該熱処理が酸化性ガスの存在下
    で起こる、特許請求の範囲第１項の方法。
  9. （９）　ポリシリコン抵抗体を集積回路の部分としてつ
    くる、特許請求の範囲第１項の方法。 α０　ポリシリコン抵抗体が１０８オーム／平方よシも
    大きいシート抵抗、小さい温度係数、および０．３　ｅ
    Ｖよシ小さい活性化エネルギーを持つ、特許請求の範囲
    第１項の方法。 αの　実質的に等濃度のｎ型ドーパントとｎ型ドーパン
    ト、該濃度はそれぞれ少なくとも１　ｘ　１０１８／ｃ
    ｍ”であるが、１０８〜１０１Ｏオーム／平方のシート
    抵抗および低い活性化エネルギーを含むポリシリコン抵
    抗体。 へすｎ型ｒ−パントがリンでありｎ型ドーパントがホウ
    素である、特許請求の範囲第１１項のポリシリコン抵抗
    体。 ０３　特許請求の範囲第１１項に記載のポリシリコン抵
    抗体領域およびそれに隣接する高伝導性ポリシリコン領
    域から成るポリシリコン構造体。 α尋　特許請求の範囲第１１項のポリシリコン抵抗体か
    ら成る集積回路。
JP59112925A 1983-06-03 1984-06-01 多結晶シリコン抵抗体 Pending JPS6074465A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/500,613 US4489104A (en) 1983-06-03 1983-06-03 Polycrystalline silicon resistor having limited lateral diffusion
US500613 1995-07-11

Publications (1)

Publication Number Publication Date
JPS6074465A true JPS6074465A (ja) 1985-04-26

Family

ID=23990188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59112925A Pending JPS6074465A (ja) 1983-06-03 1984-06-01 多結晶シリコン抵抗体

Country Status (2)

Country Link
US (1) US4489104A (ja)
JP (1) JPS6074465A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS618966A (ja) * 1984-06-22 1986-01-16 インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン 金属間化合物半導体集積回路
JPS63114159A (ja) * 1986-08-08 1988-05-19 シリコニクス　インコ−ポレイテツド トリム可能な高い値の多結晶シリコン抵抗

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4658378A (en) * 1982-12-15 1987-04-14 Inmos Corporation Polysilicon resistor with low thermal activation energy
JPS6054913A (ja) * 1983-09-05 1985-03-29 Semiconductor Energy Lab Co Ltd 珪素繊維およびその作製方法
JPS60109260A (ja) * 1983-11-15 1985-06-14 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 補償された多結晶シリコン抵抗素子
US4560419A (en) * 1984-05-30 1985-12-24 Inmos Corporation Method of making polysilicon resistors with a low thermal activation energy
JPH0654795B2 (ja) * 1986-04-07 1994-07-20 三菱電機株式会社 半導体集積回路装置及びその製造方法
JPH02303154A (ja) * 1989-05-18 1990-12-17 Fujitsu Ltd 半導体装置の製造方法
US5210438A (en) * 1989-05-18 1993-05-11 Fujitsu Limited Semiconductor resistance element and process for fabricating same
US6225178B1 (en) * 1990-01-02 2001-05-01 Honeywell Inc. Radiation hardened field oxide for VLSI sub-micron MOS device
US5064775A (en) * 1990-09-04 1991-11-12 Industrial Technology Research Institute Method of fabricating an improved polycrystalline silicon thin film transistor
US5370458A (en) * 1990-10-09 1994-12-06 Lockheed Sanders, Inc. Monolithic microwave power sensor
US5235312A (en) * 1991-11-18 1993-08-10 Micron Technology, Inc. Polysilicon resistors and methods of fabrication
IT1256362B (it) * 1992-08-19 1995-12-04 St Microelectronics Srl Processo di realizzazione su semiconduttori di regioni impiantate a basso rischio di channeling
JP3001362B2 (ja) * 1993-12-17 2000-01-24 日本電気株式会社 半導体装置の製造方法
US5875040A (en) * 1995-12-04 1999-02-23 Eastman Kodak Company Gradient based method for providing values for unknown pixels in a digital image
US5872381A (en) * 1996-05-23 1999-02-16 Sony Corporation Semiconductor device and its manufacturing method
US7691717B2 (en) * 2006-07-19 2010-04-06 International Business Machines Corporation Polysilicon containing resistor with enhanced sheet resistance precision and method for fabrication thereof
JP5616826B2 (ja) * 2011-03-13 2014-10-29 セイコーインスツル株式会社 抵抗回路を有する半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57113263A (en) * 1980-12-29 1982-07-14 Nec Corp Semiconductor device and its manufacture

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IL38468A (en) * 1971-02-02 1974-11-29 Hughes Aircraft Co Electrical resistance device and its production
US4120808A (en) * 1971-12-06 1978-10-17 Owens-Illinois, Inc. Gas discharge dielectric containing a source of boron, gallium, indium, or thallium
US4148761A (en) * 1977-01-31 1979-04-10 Beckman Instruments, Inc. Conductor compositions comprising aluminum, silicon and glass
US4147668A (en) * 1977-06-30 1979-04-03 Polaroid Corporation Conductive compositions and coating compositions for making the same
US4166279A (en) * 1977-12-30 1979-08-28 International Business Machines Corporation Electromigration resistance in gold thin film conductors
US4392992A (en) * 1981-06-30 1983-07-12 Motorola, Inc. Chromium-silicon-nitrogen resistor material

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57113263A (en) * 1980-12-29 1982-07-14 Nec Corp Semiconductor device and its manufacture

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS618966A (ja) * 1984-06-22 1986-01-16 インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン 金属間化合物半導体集積回路
JPS63114159A (ja) * 1986-08-08 1988-05-19 シリコニクス　インコ−ポレイテツド トリム可能な高い値の多結晶シリコン抵抗

Also Published As

Publication number Publication date
US4489104A (en) 1984-12-18

Similar Documents

Publication Publication Date Title
JPS6074465A (ja) 多結晶シリコン抵抗体
US3519901A (en) Bi-layer insulation structure including polycrystalline semiconductor material for integrated circuit isolation
Lee et al. Thin film MOSFET’s fabricated in laser‐annealed polycrystalline silicon
US4717681A (en) Method of making a heterojunction bipolar transistor with SIPOS
JPS58182259A (ja) ポリシリコン抵抗体の形成方法
US6524924B1 (en) Semiconductor device and process of producing the same
KR910000019B1 (ko) 다결정 실리콘 저항기 제조방법
EP0051249A2 (en) Process for forming epitaxially extended polycrystalline structures
JP2755597B2 (ja) ポリサイド半導体素子を製造する方法および半導体素子
CA1109165A (en) Semiconductor device and process for producing the same
EP0143662A2 (en) Soi type semiconductor device
US4575923A (en) Method of manufacturing a high resistance layer having a low temperature coefficient of resistance and semiconductor device having such high resistance layer
EP0167249A2 (en) Method of making a polysilicon resistor with low thermal activation energy
KR930006140B1 (ko) Mis형 반도체 집적회로장치
US3514845A (en) Method of making integrated circuits with complementary elements
JPS61229346A (ja) 集積回路上への多結晶シリコンパタ−ンの形成方法
US6204198B1 (en) Rapid thermal annealing of doped polycrystalline silicon structures formed in a single-wafer cluster tool
US4039359A (en) Method of manufacturing a flattened semiconductor device
US3497773A (en) Passive circuit elements
EP0078220A2 (en) Polycrystalline silicon interconnections for bipolar transistor flip-flop
US4544937A (en) Formation of normal resistors by degenerate doping of substrates
US4673531A (en) Polycrystalline silicon resistor having limited lateral diffusion
EP0287031B1 (en) High breakdown voltage insulating film provided between polysilicon layers
JPS61248470A (ja) ▲ｉｉｉ▼―▲ｖ▼族半導体デバイス
CA1132722A (en) Microelectronic fabrication method minimizing threshold voltage variation