JPS61248470A - ▲ｉｉｉ▼―▲ｖ▼族半導体デバイス - Google Patents
▲ｉｉｉ▼―▲ｖ▼族半導体デバイスInfo
- Publication number
- JPS61248470A JPS61248470A JP61004455A JP445586A JPS61248470A JP S61248470 A JPS61248470 A JP S61248470A JP 61004455 A JP61004455 A JP 61004455A JP 445586 A JP445586 A JP 445586A JP S61248470 A JPS61248470 A JP S61248470A
- Authority
- JP
- Japan
- Prior art keywords
- iii
- semiconductor device
- substrate
- layer
- crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/012—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor
- H10D64/0124—Manufacture or treatment of electrodes comprising a Schottky barrier to a semiconductor to Group III-V semiconductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
- H10D64/0116—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group III-V semiconductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
この発明は、ｍ−ｖ族金属間結晶半導体デバイスに対す
る電気接点に関するものである。現在のところ、■−■
族金属間半導体結晶物質（特に、Ｇ ａ Ａ ｓが最も
注目されている）は数々の長所を有するが、基板に外部
電極が設けられたときに、電流の流れに対する障壁が生
じてしまうという点で、これらの半導体物質に係る技術
を実施するにはかなりの障害がある。
る電気接点に関するものである。現在のところ、■−■
族金属間半導体結晶物質（特に、Ｇ ａ Ａ ｓが最も
注目されている）は数々の長所を有するが、基板に外部
電極が設けられたときに、電流の流れに対する障壁が生
じてしまうという点で、これらの半導体物質に係る技術
を実施するにはかなりの障害がある。
Ｂ、従来技術
広い面積の集積回路がきｂめて狭い間隔で基板上に配置
される場合、合金化操作と、イオン打ち込み操作のあと
のアニールと拡散操作は、結晶を金属界面特性（ｍｅｔ
ａｌ １ｎｔｅｒｆａｃｅ ｃｈａｒａｃｔｅｒｉｓｔ
ｉｃｓ）に変更する作用があり、これにより、多くの金
属接点構造は狭い温度範囲でしか熱的安定性をもたず、
再現性を与えるためには製造処理全体に制限を課すこと
が必要となる。
される場合、合金化操作と、イオン打ち込み操作のあと
のアニールと拡散操作は、結晶を金属界面特性（ｍｅｔ
ａｌ １ｎｔｅｒｆａｃｅ ｃｈａｒａｃｔｅｒｉｓｔ
ｉｃｓ）に変更する作用があり、これにより、多くの金
属接点構造は狭い温度範囲でしか熱的安定性をもたず、
再現性を与えるためには製造処理全体に制限を課すこと
が必要となる。
本出願人に係る特願昭６０−２２１４５号には、両性ド
ーパントをドープすることによって、■−■金属間結晶
に、金属の電気的オーミック接点を形成することが示さ
れている。この両性ドーパントは、結晶が成長されるに
つれ、金属接点が付着されている表面に隣接する領域内
のドナーの部分格子（ｓｕｂｌａｔｔｉｃｅ）結晶部位
を占有するように影響を受ける。こうして達成された界
面の制御により、温度の安定性と再現性が得られる。
ーパントをドープすることによって、■−■金属間結晶
に、金属の電気的オーミック接点を形成することが示さ
れている。この両性ドーパントは、結晶が成長されるに
つれ、金属接点が付着されている表面に隣接する領域内
のドナーの部分格子（ｓｕｂｌａｔｔｉｃｅ）結晶部位
を占有するように影響を受ける。こうして達成された界
面の制御により、温度の安定性と再現性が得られる。
Ｃ０発明が解決しようとする問題点
この発明の目的は、化合物半導体のための安定且つ再現
性を有するデバイスの電気接点を与えることにある。
性を有するデバイスの電気接点を与えることにある。
Ｄ０問題点を解決するための手段
デバイス形成面に両性ドーパントの層を有するｍ−Ｖ族
金属間化合物結晶からなる半導体デバイス基板は、温度
安定性及び再現性の高いオーミックまたは整流性の接点
を与えるということが分かった。
金属間化合物結晶からなる半導体デバイス基板は、温度
安定性及び再現性の高いオーミックまたは整流性の接点
を与えるということが分かった。
すなわち、ｍ−ｖ族金属間半導体結晶の、外部電気接点
が配置されるべきデバイス平面に両性ドーパントの層を
形成すると、この層は、その表面のフェルミ準位を固定
（ｐｉｎｎｉｎｇ）することにより、熱的に安定な再現
性のある整流障壁を与える。
が配置されるべきデバイス平面に両性ドーパントの層を
形成すると、この層は、その表面のフェルミ準位を固定
（ｐｉｎｎｉｎｇ）することにより、熱的に安定な再現
性のある整流障壁を与える。
尚、ドーパントは、ｎ型またはｐ型のどちらの導電性を
も分有するどき″両性″と定義される。
も分有するどき″両性″と定義される。
ｍ−ｖ族金属間半導体結晶の、外部電気接点が配置され
るべきデバイス平面上の両性ドーパント層は、その両性
ドーパント層における結晶の■族元素の存在する局在箇
所において結晶に対しオーミック接点を与える。
るべきデバイス平面上の両性ドーパント層は、その両性
ドーパント層における結晶の■族元素の存在する局在箇
所において結晶に対しオーミック接点を与える。
この発明によれば、ある温度サイクルで−ｍ−Ｖ族の結
晶の特定の部分格子からなる余剰の原子の存在下で２両
性ドーパント層から両性ドーパントの原子がその表面に
隣接する結晶領域に入り、対向する部分格子の部位にと
どまるにのことは。
晶の特定の部分格子からなる余剰の原子の存在下で２両
性ドーパント層から両性ドーパントの原子がその表面に
隣接する結晶領域に入り、対向する部分格子の部位にと
どまるにのことは。
金属結晶界面におけるデプリーション領域の幅を量子力
学的トンネル効果を可能ならしめる幅まで低減し、以て
オーミック接点を与える。例えば、’ ｍ−ｖ族結晶
上の両性ドーパント層に余剰の■族原子が存在すると、
両性ドーパントは結晶の表面に入り、特にドナーの部分
格子上にとどまって。
学的トンネル効果を可能ならしめる幅まで低減し、以て
オーミック接点を与える。例えば、’ ｍ−ｖ族結晶
上の両性ドーパント層に余剰の■族原子が存在すると、
両性ドーパントは結晶の表面に入り、特にドナーの部分
格子上にとどまって。
表面のデプリーション幅を低減する。
この発明よれば、オーミック接点を形成するために両性
ドーパント層に■族元素の選択された局在パターンを与
えることにより、オーミックまたは整流性のどちらかの
接点を形成することができ、これにより後で集積回路の
アレイを製造する際に個別化（ｐｅｒｓｏｎａｌｉｚａ
ｔｉｏｎ）を行うことが可能となる。
ドーパント層に■族元素の選択された局在パターンを与
えることにより、オーミックまたは整流性のどちらかの
接点を形成することができ、これにより後で集積回路の
アレイを製造する際に個別化（ｐｅｒｓｏｎａｌｉｚａ
ｔｉｏｎ）を行うことが可能となる。
尚、本発明の原理を理解しやすくするために、以下では
■−ｖ族化合物としてＧａＡｓｎ型結晶を用い、両性ド
ーパントとしてＳｉを用いる例について説明するが１本
発明がこの実施例に限定されずさまざまな置換が可能で
あることは、当業者に明らかであろう。
■−ｖ族化合物としてＧａＡｓｎ型結晶を用い、両性ド
ーパントとしてＳｉを用いる例について説明するが１本
発明がこの実施例に限定されずさまざまな置換が可能で
あることは、当業者に明らかであろう。
Ｅ、実施例
第１図には、集積回路の一部が図式的に示されている。
この図には、中間製造工程における２つのタイプの外部
電気接点が図示されている。第１図において、Ｇ ａ
Ａ ｓから成る■−■金属間単結晶半導体基板１が、デ
バイス部分として働く。基板１は、デバイスを形成し電
気的接点を配置するための表面２を有する。基板１の表
面２には、シリコン３からなる両性ドーパントの層が設
けられている。
電気接点が図示されている。第１図において、Ｇ ａ
Ａ ｓから成る■−■金属間単結晶半導体基板１が、デ
バイス部分として働く。基板１は、デバイスを形成し電
気的接点を配置するための表面２を有する。基板１の表
面２には、シリコン３からなる両性ドーパントの層が設
けられている。
Ｓｉ層３の局在化された箇所４に、■族の結晶元素Ａｓ
が加えられている。このＡｓ添加により、層３からのＳ
ｉは、表面２を介して結晶１中に拡散するときに、ドナ
ーであるＧａの部分格子の部位上にＳｉ原子の領域５を
形成することが可能となり、これにより表面２における
障壁のデプリーション幅が減少し、以てトンネル効果を
生じるオーミック接点が可能となる。外部金属電気接点
６は領域４上に配置される。
が加えられている。このＡｓ添加により、層３からのＳ
ｉは、表面２を介して結晶１中に拡散するときに、ドナ
ーであるＧａの部分格子の部位上にＳｉ原子の領域５を
形成することが可能となり、これにより表面２における
障壁のデプリーション幅が減少し、以てトンネル効果を
生じるオーミック接点が可能となる。外部金属電気接点
６は領域４上に配置される。
第２図を参照すると、バンド・エネルギーの図が示され
ている。この図は、オーミック接点及び整流性の接点の
双方を生じる条件をあられしている。尚、便宜上、第２
図においては第１図と同様の参照番号が付されている。
ている。この図は、オーミック接点及び整流性の接点の
双方を生じる条件をあられしている。尚、便宜上、第２
図においては第１図と同様の参照番号が付されている。
すなわち、３はシリコン、１は結晶、２は界面である０
局在化された■族元素Ａｓの存在下で加熱によりシリコ
ン３は領域５においてドナーまたはＧａ部分格子の部位
上に拡散し、Ｗと記されたデプリーション幅を、１００
オングストローム以下の値まで低減する。
局在化された■族元素Ａｓの存在下で加熱によりシリコ
ン３は領域５においてドナーまたはＧａ部分格子の部位
上に拡散し、Ｗと記されたデプリーション幅を、１００
オングストローム以下の値まで低減する。
このことにより量子力学的トンネル効果、すなわちオー
ミック接点の特性が可能となる。
ミック接点の特性が可能となる。
オーミック接点の電気的特性は第３図に示されている。
この特性と長所は、第２図及び第３図から容易に見てと
れよう。すなわち、第２図において、このデプリーショ
ン幅Ｗにより、任意の障壁を介してのトンネル効果が可
能となり、従って。
れよう。すなわち、第２図において、このデプリーショ
ン幅Ｗにより、任意の障壁を介してのトンネル効果が可
能となり、従って。
第３図の電流−電圧特性に示すように電流の流れが双方
向に直線的となる。
向に直線的となる。
再び第２図を参照して、整流的な接点の性能をもたらす
条件について説明する０局在化された■族の元素が在存
しない場合、金属６と結晶表面２の間のシリコン層３は
、ドナー及びアクセプタの部分格子上にわずかに拡散す
るが、それの正味のドーピング効果はトンネル特性を主
要化するには不十分であり、従って電気特性は第４図に
示すように整流的である。
条件について説明する０局在化された■族の元素が在存
しない場合、金属６と結晶表面２の間のシリコン層３は
、ドナー及びアクセプタの部分格子上にわずかに拡散す
るが、それの正味のドーピング効果はトンネル特性を主
要化するには不十分であり、従って電気特性は第４図に
示すように整流的である。
Ｇ ａ Ａ ｓへの接点に好適な両性ドーパントはシリ
コンである。というのは、シリコンをドープした接点は
１０００℃まで安定だからである。ゲルマニウムはいく
つかの条件下で使用可能であるが、ゲルマニウム−ガリ
ウム砒素の６８０’Ｃという共晶温度は、９００℃にも
達する処理温度に適合するには低すぎる。
コンである。というのは、シリコンをドープした接点は
１０００℃まで安定だからである。ゲルマニウムはいく
つかの条件下で使用可能であるが、ゲルマニウム−ガリ
ウム砒素の６８０’Ｃという共晶温度は、９００℃にも
達する処理温度に適合するには低すぎる。
本発明の実施するための最 の 施例
第１図を参照すると、本発明は、基板１としてｎ型にド
ープされたＧ ａ Ａ ｓを用い、両性ドーパント層３
としてＳｉを用い、結晶原子成分としてＡｓを使用する
ことにより最も良〈実施される。製造のためには１分子
線エピタキシ技術が採用される。
ープされたＧ ａ Ａ ｓを用い、両性ドーパント層３
としてＳｉを用い、結晶原子成分としてＡｓを使用する
ことにより最も良〈実施される。製造のためには１分子
線エピタキシ技術が採用される。
分子線エピタキシにおいては、さまざまな原子が。
原子ビームのかたちでエピタキシ成長部位に渡される。
ガリウム砒素結晶１は、シリコン３の界面２まで成長さ
れる。次にシリコン層３が界面２上に成長される。この
厚さは単分子層からなる最小の両分から数百オングスト
ロームの間であるが、好適な厚さは２０ナノメ一タ程度
である０次に、オーミック接点が所望される箇所におけ
るシリコンに砒素４がイオン打ち込みされる。次に６０
０〜１０００℃で数秒から数分間の温度サイクルが加え
られる。
れる。次にシリコン層３が界面２上に成長される。この
厚さは単分子層からなる最小の両分から数百オングスト
ロームの間であるが、好適な厚さは２０ナノメ一タ程度
である０次に、オーミック接点が所望される箇所におけ
るシリコンに砒素４がイオン打ち込みされる。次に６０
０〜１０００℃で数秒から数分間の温度サイクルが加え
られる。
以上のように、この発明によれば、■−ｖ族化合物半導
体の表面に両性ドーパントの層を形成し、熱処理を施す
ことにより熱的に安定な再現性の大きい接点が形成され
るという効果が得られる。また、その接点は本質的に整
流特性をもち、さらに両性ドーパントに予め■−ｖ族化
合物のうち一方の元素を加えておくことにより、熱処理
によってオーミック接点が形成される。という効果が得
られる。
体の表面に両性ドーパントの層を形成し、熱処理を施す
ことにより熱的に安定な再現性の大きい接点が形成され
るという効果が得られる。また、その接点は本質的に整
流特性をもち、さらに両性ドーパントに予め■−ｖ族化
合物のうち一方の元素を加えておくことにより、熱処理
によってオーミック接点が形成される。という効果が得
られる。
第１図は、基板の接点構造を示す図式的な断面図、第２
は、接点構造におけるバンド・エネルギーの準位を示す
図、第３図は、オーミック接点の電気特性を示す図、第
４図は、整流性接点の電気特性を示す図である。 １・・・・基板、３・・・・両性ドーパント層、４・・
・・Ａｓの添加領域、５・・・・Ｓｉ原子の拡散領域。
は、接点構造におけるバンド・エネルギーの準位を示す
図、第３図は、オーミック接点の電気特性を示す図、第
４図は、整流性接点の電気特性を示す図である。 １・・・・基板、３・・・・両性ドーパント層、４・・
・・Ａｓの添加領域、５・・・・Ｓｉ原子の拡散領域。
Claims (7)
- （１）（ａ）半導体デバイスが配置されるべき少くとも
１つの平面をもつIII−Ｖ族金属間半 導体基板と、 （ｂ）上記基板の表面に接する両性ドーパントの層とを
具備するIII−Ｖ族半導体デバ イス。 - （２）上記基板がＧａＡｓである特許請求の範囲第（１
）項記載のIII−Ｖ族半導体デバイス。 - （３）上記ドーパントがＳｉである特許請求の範囲第（
２）項記載のIII−Ｖ族半導体デバイス。 - （４）III−Ｖ族の外因性の導電型をもつ半導体基板に
デバイスを製造するための方法において、（ａ）上記基
板の表面に両性ドーパントの層を設け、 （ｂ）上記III−Ｖ族半導体の構成元素のうち１つの元
素の原子を、上記両性ドーパン ト層の少くとも局在化された層に注入し、 （ｃ）上記両性ドーパント層の原子が上記基板中に拡散
するように上記基板を加熱す る工程を含むIII−Ｖ族半導体デバイスの 製造方法。 - （５）上記基板がＧａＡｓである特許請求の範囲第（４
）項記載のIII−Ｖ族半導体デバイスの製造方法。 - （６）上記両性ドーパントがＳｉである特許請求の範囲
第（５）項記載のIII−Ｖ族半導体デバイスの製造方法
。 - （７）上記両性ドーパント層に注入される元素がＡｓで
ある特許請求の範囲第（６）項記載のIII−Ｖ族半導体
デバイスの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US72620585A | 1985-04-23 | 1985-04-23 | |
| US726205 | 1985-04-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61248470A true JPS61248470A (ja) | 1986-11-05 |
| JPH0666454B2 JPH0666454B2 (ja) | 1994-08-24 |
Family
ID=24917632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61004455A Expired - Lifetime JPH0666454B2 (ja) | 1985-04-23 | 1986-01-14 | ▲ｉｉｉ▼―▲ｖ▼族半導体デバイス |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4757369A (ja) |
| EP (1) | EP0200059B1 (ja) |
| JP (1) | JPH0666454B2 (ja) |
| CA (1) | CA1247754A (ja) |
| DE (1) | DE3685842T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63121482A (ja) * | 1986-11-10 | 1988-05-25 | Secoh Giken Inc | 電動機の正逆転及び過負荷停止制御回路 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0444465A2 (en) * | 1990-03-02 | 1991-09-04 | International Business Machines Corporation | Controlled silicon doping of III-V compounds by thermal oxidation of silicon capping layer |
| US5188978A (en) * | 1990-03-02 | 1993-02-23 | International Business Machines Corporation | Controlled silicon doping of III-V compounds by thermal oxidation of silicon capping layer |
| US5063174A (en) * | 1990-09-18 | 1991-11-05 | Polaroid Corporation | Si/Au/Ni alloyed ohmic contact to n-GaAs and fabricating process therefor |
| JPH0766925B2 (ja) * | 1990-12-26 | 1995-07-19 | 財団法人韓国電子通信研究所 | ガリウム砒素金属半導体電界効果トランジスタの製造方法 |
| FR2684237B1 (fr) * | 1991-11-22 | 1993-12-24 | Thomson Hybrides | Circuit integre de lasers semiconducteurs et procede de realisation de ce circuit. |
| US8269931B2 (en) | 2009-09-14 | 2012-09-18 | The Aerospace Corporation | Systems and methods for preparing films using sequential ion implantation, and films formed using same |
| US8946864B2 (en) * | 2011-03-16 | 2015-02-03 | The Aerospace Corporation | Systems and methods for preparing films comprising metal using sequential ion implantation, and films formed using same |
| US9324579B2 (en) | 2013-03-14 | 2016-04-26 | The Aerospace Corporation | Metal structures and methods of using same for transporting or gettering materials disposed within semiconductor substrates |
| DE102022209112A1 (de) * | 2022-09-01 | 2024-03-07 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein | Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6064430A (ja) * | 1983-09-19 | 1985-04-13 | Oki Electric Ind Co Ltd | ＧａＡｓ系化合物半導体装置の製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2296264A1 (fr) * | 1974-12-24 | 1976-07-23 | Radiotechnique Compelec | Procede de realisation de dispositif semi-conducteur a heterojonction |
| GB1574525A (en) * | 1977-04-13 | 1980-09-10 | Philips Electronic Associated | Method of manufacturing semiconductor devices and semiconductor devices manufactured by the method |
| US4298403A (en) * | 1980-02-28 | 1981-11-03 | Davey John E | Ion-implanted evaporated germanium layers as n+ contacts to GaAs |
| US4316201A (en) * | 1980-05-08 | 1982-02-16 | The United States Of America As Represented By The Secretary Of The Navy | Low-barrier-height epitaxial Ge-GaAs mixer diode |
| US4398963A (en) * | 1980-11-19 | 1983-08-16 | The United States Of America As Represented By The Secretary Of The Navy | Method for making non-alloyed heterojunction ohmic contacts |
| US4593307A (en) * | 1983-06-30 | 1986-06-03 | International Business Machines Corporation | High temperature stable ohmic contact to gallium arsenide |
| US4540446A (en) * | 1983-09-19 | 1985-09-10 | Oki Electric Industry Co., Ltd. | Method of forming ohmic contact on GaAs by Ge film and implanting impurity ions therethrough |
| US4583110A (en) * | 1984-06-14 | 1986-04-15 | International Business Machines Corporation | Intermetallic semiconductor ohmic contact |
| US4615766A (en) * | 1985-02-27 | 1986-10-07 | International Business Machines Corporation | Silicon cap for annealing gallium arsenide |
-
1986
- 1986-01-14 JP JP61004455A patent/JPH0666454B2/ja not_active Expired - Lifetime
- 1986-02-25 CA CA000502699A patent/CA1247754A/en not_active Expired
- 1986-04-11 EP EP86105004A patent/EP0200059B1/en not_active Expired
- 1986-04-11 DE DE8686105004T patent/DE3685842T2/de not_active Expired - Fee Related
-
1987
- 1987-06-10 US US07/060,700 patent/US4757369A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6064430A (ja) * | 1983-09-19 | 1985-04-13 | Oki Electric Ind Co Ltd | ＧａＡｓ系化合物半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63121482A (ja) * | 1986-11-10 | 1988-05-25 | Secoh Giken Inc | 電動機の正逆転及び過負荷停止制御回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3685842D1 (de) | 1992-08-06 |
| CA1247754A (en) | 1988-12-28 |
| DE3685842T2 (de) | 1993-02-04 |
| EP0200059A2 (en) | 1986-11-05 |
| US4757369A (en) | 1988-07-12 |
| JPH0666454B2 (ja) | 1994-08-24 |
| EP0200059B1 (en) | 1992-07-01 |
| EP0200059A3 (en) | 1989-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6803243B2 (en) | Low temperature formation of backside ohmic contacts for vertical devices | |
| CA1125924A (en) | Nonalloyed ohmic contacts to n-type group iii(a)-v(a) semiconductors | |
| US3780359A (en) | Bipolar transistor with a heterojunction emitter and a method fabricating the same | |
| US4573064A (en) | GaAs/GaAlAs Heterojunction bipolar integrated circuit devices | |
| US6909119B2 (en) | Low temperature formation of backside ohmic contacts for vertical devices | |
| JPH02275624A (ja) | オーミック電極の製造方法 | |
| JPS61248470A (ja) | ▲ｉｉｉ▼―▲ｖ▼族半導体デバイス | |
| KR20010079759A (ko) | 수직형 소자용 후면 옴 접촉부의 저온 형성 방법 | |
| US5793109A (en) | Structure of ohmic electrode for semiconductor by atomic layer doping | |
| JPS618916A (ja) | ド−プ領域の形成方法 | |
| JPH0770695B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JPH0326535B2 (ja) | ||
| Kondo et al. | Hetero-emitter-like characteristics of phosphorus doped polysilicon emitter transistors. Part I: band structure in the polysilicon emitter obtained from electrical measurements | |
| KR940011738B1 (ko) | 화합물 반도체장치의 고온 오믹접합 제조방법 | |
| US3299330A (en) | Intermetallic compound semiconductor devices | |
| JP3150016B2 (ja) | 半導体発光素子の製造方法 | |
| Fukada et al. | Formation of ohmic contacts to n-GaAs by solid phase epitaxy of evaporated and ion implanted Ge films | |
| JPS61276318A (ja) | 化合物半導体装置の製造方法 | |
| EP0078452A2 (en) | GaAs bipolar integrated circuit devices | |
| JPH03198344A (ja) | 半導体装置およびこれを用いた光電変換装置 | |
| JPH03292740A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH0246773A (ja) | 化合物半導体装置およびその電極形成方法 | |
| JPS61123175A (ja) | ヘテロ接合パイポ−ラトランジスタの製造方法 | |
| JPS63308934A (ja) | 化合物半導体装置の製法 | |
| EP0231656A2 (en) | Silicon semiconductor device |