JPS6074571A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS6074571A JPS6074571A JP58180439A JP18043983A JPS6074571A JP S6074571 A JPS6074571 A JP S6074571A JP 58180439 A JP58180439 A JP 58180439A JP 18043983 A JP18043983 A JP 18043983A JP S6074571 A JPS6074571 A JP S6074571A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- emitter
- insulating coating
- base
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は、半導体装置及びその製造方法に関し、特に
電力用パワートランジスタのごとき半導体装置に関する
ものである。
電力用パワートランジスタのごとき半導体装置に関する
ものである。
［発明の技術的背理］
従来公知の電力用パワートランジスタは第１図のごとき
構造を有している。
構造を有している。
第１図において、１は半導体素子であり、該半導体素子
１には、コレクタ領域２を構成している・Ｎ型低抵抗層
３及びＮ型高抵抗層４と、Ｐ型低抵抗層から成るベース
領域５と、該ベース領域５の上に島状に突出するように
形成されたＮ型低抵抗層から成るエミッタ領域６とが形
成されている。
１には、コレクタ領域２を構成している・Ｎ型低抵抗層
３及びＮ型高抵抗層４と、Ｐ型低抵抗層から成るベース
領域５と、該ベース領域５の上に島状に突出するように
形成されたＮ型低抵抗層から成るエミッタ領域６とが形
成されている。
エミッタ領域６の間の四部に露出しているベース領域表
面にはＡ１から成るベース電極７が形成され、また凸部
のエミッタ領域６の上には同じくＡＩから成るエミッタ
電極８が形成されている。
面にはＡ１から成るベース電極７が形成され、また凸部
のエミッタ領域６の上には同じくＡＩから成るエミッタ
電極８が形成されている。
ベース電極７及びエミッタ電極８は半導体素子１の表面
に形成した熱酸化膜９を選択開口した後、該開口部内に
形成したものであり、従ってベース電極７とエミッタ電
極８とを除く半導体素子１の表面（第一の主面）上は熱
酸化膜９とベース電極７の上はＣＶＤ法や陽極酸化法な
どを利用して形成された酸化膜１０で被覆されている。
に形成した熱酸化膜９を選択開口した後、該開口部内に
形成したものであり、従ってベース電極７とエミッタ電
極８とを除く半導体素子１の表面（第一の主面）上は熱
酸化膜９とベース電極７の上はＣＶＤ法や陽極酸化法な
どを利用して形成された酸化膜１０で被覆されている。
エミッタ電極８の上には、たとえばＭＯやＷ等の熱膨張
係数がシリコンに近い金属から成る熱緩衝板１１が圧接
され、該熱緩衝板１１には銅製の極板１２が一体に固着
されている。
係数がシリコンに近い金属から成る熱緩衝板１１が圧接
され、該熱緩衝板１１には銅製の極板１２が一体に固着
されている。
一方、コレクタ領域２のＮ型低抵抗層３の表面にはＡ１
等の接着用融着金属層１３を介して前記と同一の熱緩衝
板１４が接合され、該熱緩衝板１４には銅製の極板１５
が圧接されている。
等の接着用融着金属層１３を介して前記と同一の熱緩衝
板１４が接合され、該熱緩衝板１４には銅製の極板１５
が圧接されている。
また、半導体素子外周部においてはベベリング溝がほど
こされており、素子表面保護用の環状ゴム層１６が形成
されている。
こされており、素子表面保護用の環状ゴム層１６が形成
されている。
［背端技術の問題点］
前記のごとき構造の公知の半導体装置には以下のごとき
問題点があった。
問題点があった。
■ ベース電極７の上を被覆する酸化膜１０はベース電
極７を損傷しないようにＡ１の融点以下の低温で形成し
なければならないので高温酸化法を利用することができ
ず、一般にＣＶＤ法や陽極酸化法を利用して形成される
が、ＣＶＤ法や陽極酸化法によると強靭な厚膜を形成す
ることが困難であるため、該酸化膜を軟らかい薄膜とし
て形成せざるを得なかった。 従って、該半導体装置の
完成後や使用中に該酸化膜１０に亀裂が入り易く、その
ためベース電極７の絶縁が不良となってベースとエミッ
タとの短絡が生じやすくなり、装置製造工程における歩
留りや、装置故障の原因となっていた。
極７を損傷しないようにＡ１の融点以下の低温で形成し
なければならないので高温酸化法を利用することができ
ず、一般にＣＶＤ法や陽極酸化法を利用して形成される
が、ＣＶＤ法や陽極酸化法によると強靭な厚膜を形成す
ることが困難であるため、該酸化膜を軟らかい薄膜とし
て形成せざるを得なかった。 従って、該半導体装置の
完成後や使用中に該酸化膜１０に亀裂が入り易く、その
ためベース電極７の絶縁が不良となってベースとエミッ
タとの短絡が生じやすくなり、装置製造工程における歩
留りや、装置故障の原因となっていた。
■ エミッタ電極８の上に熱緩衝板１１が圧接されてい
るため、該半導体装置の熱疲労試験中にエミッタ電極８
が軟化して支持耐力が減少してくると、エミッタ電極８
は極板１２の圧接力を支持しきれなくなって崩れ出し、
それが該凹部内に落込むとともにベース電極７上の酸化
膜１０を付き破ってベース電極７と融合し、その結果ベ
ースとエミッタとが短絡するという事故を生じやすかっ
た。
るため、該半導体装置の熱疲労試験中にエミッタ電極８
が軟化して支持耐力が減少してくると、エミッタ電極８
は極板１２の圧接力を支持しきれなくなって崩れ出し、
それが該凹部内に落込むとともにベース電極７上の酸化
膜１０を付き破ってベース電極７と融合し、その結果ベ
ースとエミッタとが短絡するという事故を生じやすかっ
た。
これは酸化膜１０が薄くかつ陥弱であること、及びベー
ス電極がエミッタ電極よりも低い位置にあること、並び
にエミッタ電極と極板圧接力との関係等に起因するもの
であった。
ス電極がエミッタ電極よりも低い位置にあること、並び
にエミッタ電極と極板圧接力との関係等に起因するもの
であった。
■ 凹部の傾斜した側壁面部（第２図に符号Ａで表示し
た部分）における熱酸化膜９の膜厚が薄くなりがちであ
り、眼部におけるＰＮ接合の絶縁が劣化しやすい傾向が
あったため、従来の半導体装置は安定性において問題が
あった。
た部分）における熱酸化膜９の膜厚が薄くなりがちであ
り、眼部におけるＰＮ接合の絶縁が劣化しやすい傾向が
あったため、従来の半導体装置は安定性において問題が
あった。
［発明の目的］
５−
この発明の目的は、前記問題点を生じない、改良された
半導体装置及びその製造方法を提供することにある。
半導体装置及びその製造方法を提供することにある。
［発明の概要コ
この発明により改良された半導体装置は、特許請求の範
囲に記載されているように、半導体素子の一主面上に形
成された前記凹部内に高耐熱性樹脂をエミッタ電極と同
一高さまで充填したことを特徴とするものである。 こ
のような構造の本発明の半導体装置では、ベース電極の
上に従来の半導体装置の酸化膜１０よりも極めて厚く且
つ強靭な皮膜層を形成できるため、前記のごとき問題点
は発生せず、製造歩留りの著しい向上と同時に装置使用
中にお、ける故障率の著しい低下とが達成される。
囲に記載されているように、半導体素子の一主面上に形
成された前記凹部内に高耐熱性樹脂をエミッタ電極と同
一高さまで充填したことを特徴とするものである。 こ
のような構造の本発明の半導体装置では、ベース電極の
上に従来の半導体装置の酸化膜１０よりも極めて厚く且
つ強靭な皮膜層を形成できるため、前記のごとき問題点
は発生せず、製造歩留りの著しい向上と同時に装置使用
中にお、ける故障率の著しい低下とが達成される。
前記被覆層を形成する構成材料としては、たとえばポリ
イミド樹脂のごとき高絶縁性の高耐熱樹脂が適している
が、勿論これ以外の材料を用いることもできる。
イミド樹脂のごとき高絶縁性の高耐熱樹脂が適している
が、勿論これ以外の材料を用いることもできる。
また、この発明の製造方法は、上記半導体装置６−
を製造するにあたり、第二電極の頂部の高さにほぼ等し
い厚さの絶縁被覆層を凹部内に形成するに好適な方法で
あって、具体的には素子全面に厚くポリイミド樹脂など
の層を被覆し、プレベーク後、凹部に充填された以外の
樹脂層を溶解除去し、しかる後にポストベークして凹部
内に所定厚さの絶縁被覆層を形成することを特徴として
いる。
い厚さの絶縁被覆層を凹部内に形成するに好適な方法で
あって、具体的には素子全面に厚くポリイミド樹脂など
の層を被覆し、プレベーク後、凹部に充填された以外の
樹脂層を溶解除去し、しかる後にポストベークして凹部
内に所定厚さの絶縁被覆層を形成することを特徴として
いる。
［発明の実施例］
第３図及び第４図は本発明により改良された半導体装置
の第一実施例を示した断面図であり、同図において第１
図と同一の符号で示した部分は従来の半導体装置と同じ
部分である。
の第一実施例を示した断面図であり、同図において第１
図と同一の符号で示した部分は従来の半導体装置と同じ
部分である。
第３図及び第４図に示した本発明の半導体装置において
は、エミッタ領域６間の凹部内にはポリイミド樹脂から
成る絶縁材料で構成された絶縁被覆層１７がベース電極
７の上に厚く形成されている。 また、該絶縁被覆層１
７の頂面は図に示されるようにエミッタ電極８上に圧接
されている熱緩衝板１１に接している。
は、エミッタ領域６間の凹部内にはポリイミド樹脂から
成る絶縁材料で構成された絶縁被覆層１７がベース電極
７の上に厚く形成されている。 また、該絶縁被覆層１
７の頂面は図に示されるようにエミッタ電極８上に圧接
されている熱緩衝板１１に接している。
前記のごとき構造の半導体装置においては、エミッタ領
域６間の凹部内が完全に該絶縁被覆層１７で充填される
とともにベース電極７も該絶縁被覆層１７で厚く被覆さ
れているため、従来の半導体装置のようにベース電極上
の酸化膜に亀裂等が入る恐れは全くない。 また、熱緩
衝板１１や極板１２の圧接力がエミッタ電極８ばかりで
なく該絶縁被覆層１７によっても支持されているため、
エミッタ電極８にかかる負担荷重は従来装置にくらべて
大幅に減少するので、熱疲労試験時においてもエミッタ
電極８が崩落することはなく、従ってベース・エミッタ
短絡も生じる恐れがない。
域６間の凹部内が完全に該絶縁被覆層１７で充填される
とともにベース電極７も該絶縁被覆層１７で厚く被覆さ
れているため、従来の半導体装置のようにベース電極上
の酸化膜に亀裂等が入る恐れは全くない。 また、熱緩
衝板１１や極板１２の圧接力がエミッタ電極８ばかりで
なく該絶縁被覆層１７によっても支持されているため、
エミッタ電極８にかかる負担荷重は従来装置にくらべて
大幅に減少するので、熱疲労試験時においてもエミッタ
電極８が崩落することはなく、従ってベース・エミッタ
短絡も生じる恐れがない。
前記絶縁被覆層１７はエミッタ電極８上に熱緩衝板１１
を圧接する前に形成され、本発明の実施例においては以
下のようにして実施された。
を圧接する前に形成され、本発明の実施例においては以
下のようにして実施された。
エミッタ電極８及びベース電極７の形成後、絶縁被覆層
１７の構成材料であるポリイミド樹脂（粘度１０，０Ｏ
ＯｃＰ ）をスピンナ等を用いて全面に４０〜５０μｍ
の厚さに塗布（回転数１５０ＯｒＤｌｌ、 ３０秒間）
した。 なお、供試体として使用した半導体素子の凹部
の最大深さｄは第４図に示すように２゜μ■程度であっ
た。
１７の構成材料であるポリイミド樹脂（粘度１０，０Ｏ
ＯｃＰ ）をスピンナ等を用いて全面に４０〜５０μｍ
の厚さに塗布（回転数１５０ＯｒＤｌｌ、 ３０秒間）
した。 なお、供試体として使用した半導体素子の凹部
の最大深さｄは第４図に示すように２゜μ■程度であっ
た。
塗布した樹脂をプレベーク（１００℃、６０分間次いで
１５０℃、６０分間）して半硬化させた後、フォトエツ
チングマスクを形成し、前記凹部以外の樹脂を溶剤によ
り溶解除去し、更にポストベーク加熱（３５０℃、６０
分間）を行うことにより前記凹部内に堆積されている樹
脂層を加熱硬化させて前記絶縁被覆層１７を形成した。
１５０℃、６０分間）して半硬化させた後、フォトエツ
チングマスクを形成し、前記凹部以外の樹脂を溶剤によ
り溶解除去し、更にポストベーク加熱（３５０℃、６０
分間）を行うことにより前記凹部内に堆積されている樹
脂層を加熱硬化させて前記絶縁被覆層１７を形成した。
この場合該絶縁被覆層１７の頂端面の位置がエミッタ
電極８の頂端面とほぼ同じ高さ位置となるように樹脂塗
布工程における諸条件を決定しなければならない。
電極８の頂端面とほぼ同じ高さ位置となるように樹脂塗
布工程における諸条件を決定しなければならない。
上記した本発明の製造方法は、従来のポリイミド樹脂皮
膜形成が、約５００ｃｐの液を約１０μｍ厚にスピンナ
ー塗布（２０００ｒｐｍ、 ３０秒間）し、１００℃６
０分間、２００℃６０分間および３５０℃６０分間の３
段階のベーキングを続けて行い、厚さ２〜３μｍの皮膜
を得、次いでレジストをマスクにしてポリイミド樹脂膜
を１０〜１５分の時間をかけてエツチング除去していた
方法に比べて、約２０μ和という厚い樹脂膜が得られ、
また不要な樹脂膜の除去時間が９− ２〜３分間という短時間で実現しうるという特長がある
。
膜形成が、約５００ｃｐの液を約１０μｍ厚にスピンナ
ー塗布（２０００ｒｐｍ、 ３０秒間）し、１００℃６
０分間、２００℃６０分間および３５０℃６０分間の３
段階のベーキングを続けて行い、厚さ２〜３μｍの皮膜
を得、次いでレジストをマスクにしてポリイミド樹脂膜
を１０〜１５分の時間をかけてエツチング除去していた
方法に比べて、約２０μ和という厚い樹脂膜が得られ、
また不要な樹脂膜の除去時間が９− ２〜３分間という短時間で実現しうるという特長がある
。
第５図は本発明の第二実施例を示したものである。 こ
の実施例は、凹部内に絶縁被覆層１７を形成する前にベ
ース電極７及び熱酸化膜９の上にＣＶＤ法等を用いて薄
い絶縁膜１８を形成させ、しかる後、前記と同じ方法で
凹部内に絶縁被覆層１７を形成したものである。 この
場合には、工程数が従来よりも増加するけれども、第３
図及び第４図の第一実施例のものにくらべて更にベース
電極７の絶縁が強化されることは明らかである。
の実施例は、凹部内に絶縁被覆層１７を形成する前にベ
ース電極７及び熱酸化膜９の上にＣＶＤ法等を用いて薄
い絶縁膜１８を形成させ、しかる後、前記と同じ方法で
凹部内に絶縁被覆層１７を形成したものである。 この
場合には、工程数が従来よりも増加するけれども、第３
図及び第４図の第一実施例のものにくらべて更にベース
電極７の絶縁が強化されることは明らかである。
絶縁！！１８としてはＣＶＤ法によるＳｉＯ２膜よりも
ＣＶＤ法によるＰＳＧ膜の方が好ましい。
ＣＶＤ法によるＰＳＧ膜の方が好ましい。
［発明の効果］
以上に説明したように、本発明により改良された半導体
装置においてはベース電極の存在する凹部内に高耐熱性
の絶縁材料をエミッタ電極の高さ位置まで充填且つ堆積
させたので従来の半導体装置において生じていた前記問
題点はすべて解消した。
装置においてはベース電極の存在する凹部内に高耐熱性
の絶縁材料をエミッタ電極の高さ位置まで充填且つ堆積
させたので従来の半導体装置において生じていた前記問
題点はすべて解消した。
一１〇−
すなわち、本発明の半導体装置によれば、次のような効
果が達成された。
果が達成された。
（ａ ） 凹部内に高耐熱の絶縁材料を充填し、ベース
電極の上に厚い絶縁膜を形成したので、従来装置におい
て生じていたベース電極上の酸化膜の亀裂及びそれに伴
うベースとエミッタとの短絡は全く生じなくなった。
電極の上に厚い絶縁膜を形成したので、従来装置におい
て生じていたベース電極上の酸化膜の亀裂及びそれに伴
うベースとエミッタとの短絡は全く生じなくなった。
（ｂ） 極板１２及び熱緩衝板１１の圧接力が該絶縁被
覆層１７によっても支持されるため、エミッタ電極８の
負担荷重が著しく低下し、これにより熱疲労試験時にお
いてもエミッタ電極の形削れが生じないようになり、従
ってエミッタ電極の崩落に起因するベース・エミッタ短
絡が生じなくなった。
覆層１７によっても支持されるため、エミッタ電極８の
負担荷重が著しく低下し、これにより熱疲労試験時にお
いてもエミッタ電極の形削れが生じないようになり、従
ってエミッタ電極の崩落に起因するベース・エミッタ短
絡が生じなくなった。
（０） 凹部内に該絶縁材料を充填してしまうため、該
凹部の隔部分や傾斜した側壁面における絶縁保護が完全
になり、該側壁面のＰＮ接合の絶縁が不足したりあるい
は劣化する等の恐がなくなり、安全性及び信頼性の高い
半導体装置を提供できる。
凹部の隔部分や傾斜した側壁面における絶縁保護が完全
になり、該側壁面のＰＮ接合の絶縁が不足したりあるい
は劣化する等の恐がなくなり、安全性及び信頼性の高い
半導体装置を提供できる。
（ｄ ） 従来装置において生じやすかったベース・エ
ミッタ間短絡が完全に防出できるようになったため、製
造歩留りが向上し、製造コストが低下した。
ミッタ間短絡が完全に防出できるようになったため、製
造歩留りが向上し、製造コストが低下した。
（ｅ ） 素子表面が従来のものより平担化されるため
、素子の絶縁耐力が上り、より高性能な半導体装置が得
られる。
、素子の絶縁耐力が上り、より高性能な半導体装置が得
られる。
なお、前記実施例ではトランジスタについてのみ説明し
たが、本発明がサイリスタやその他の半導体装置に対し
ても適用できることは明らかである。
たが、本発明がサイリスタやその他の半導体装置に対し
ても適用できることは明らかである。
また、本発明の製造方法は、上記本発明の半導体装置の
厚い樹脂被覆を簡単な工程で短時間に実現することがで
きる。
厚い樹脂被覆を簡単な工程で短時間に実現することがで
きる。
第１図は従来の半導体装置の断面図、第２図は第１図の
一部の拡大断面図であって第１図に示した極板等を取り
外して示した図、第３図は本発明の第一実施例の断面図
、第４図は第３図の一部の拡大図であって極板等を取り
除いて示した図、第５図は本発明の第二実施例を示す断
面図である。 １・・・半導体素子、 ２・・・コレクタ領域、 ３・
・・Ｎ型低抵抗層、 ４・・・ベース領域、６・・・エ
ミッタ領域、 ７・・・ベース領域、 ８・・・エミッ
タ電極、９・・・熱酸化膜、 １０・・・酸化膜、 １
１．１４・・・熱緩衝板、 １２．１５・・・極板、
１３・・・接合用融着金属。 特許出願人 東京芝浦電気株式会社 １３−
一部の拡大断面図であって第１図に示した極板等を取り
外して示した図、第３図は本発明の第一実施例の断面図
、第４図は第３図の一部の拡大図であって極板等を取り
除いて示した図、第５図は本発明の第二実施例を示す断
面図である。 １・・・半導体素子、 ２・・・コレクタ領域、 ３・
・・Ｎ型低抵抗層、 ４・・・ベース領域、６・・・エ
ミッタ領域、 ７・・・ベース領域、 ８・・・エミッ
タ電極、９・・・熱酸化膜、 １０・・・酸化膜、 １
１．１４・・・熱緩衝板、 １２．１５・・・極板、
１３・・・接合用融着金属。 特許出願人 東京芝浦電気株式会社 １３−
Claims (1)
- 【特許請求の範囲】 １ 半導体素子の一生面に設けられた凹部及び凸部と、
該凹部内に設けられた第−電極及び該凸部上に設けられ
た第二電極と、該第二電極の上に圧接される極板とを有
する半導体装置において、該凹部内にポリイミド樹脂等
の高耐熱性樹脂を充填することにより該第二電極の頂部
の高さにほぼ等しい厚さの絶縁被覆層を該凹部内に形成
するとともに該第−電極を被覆したことを特徴とする半
導体装置。 ２ 半導体素子の一生面に設けられた凹部及び凸部と、
該凹部内に設けられた第−電極及び該凸部上に設けられ
た第二電極と、該凹部内にポリイミド樹脂等の高耐熱性
樹脂を充填することにより、該第二電極の頂部の高さに
ほぼ等しい厚さに該凹部内に形成された絶縁被覆層とを
有する半導体装置を製造する・にあたり、 半導体素子の該−主面全面にボストベーク後の膜厚が上
記第二電極の頂部の高さにほぼ等しい厚さになるように
該高耐熱性樹脂液を厚く被覆し、しかる後プレベークし
、次いで該凹部内に形成しようとする絶縁被覆層以外の
高耐熱性樹脂をホトエツチング法により溶解除去し、し
かる後ポストベークして、該絶縁被覆層を形成すること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58180439A JPS6074571A (ja) | 1983-09-30 | 1983-09-30 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58180439A JPS6074571A (ja) | 1983-09-30 | 1983-09-30 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6074571A true JPS6074571A (ja) | 1985-04-26 |
| JPH0542815B2 JPH0542815B2 (ja) | 1993-06-29 |
Family
ID=16083253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58180439A Granted JPS6074571A (ja) | 1983-09-30 | 1983-09-30 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6074571A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005012051A (ja) * | 2003-06-20 | 2005-01-13 | Toshiba Corp | 高耐圧半導体装置及びその製造方法 |
| JP2006269681A (ja) * | 2005-03-23 | 2006-10-05 | Honda Motor Co Ltd | 接合型半導体装置および接合型半導体装置の製造方法 |
| JP2006351621A (ja) * | 2005-06-13 | 2006-12-28 | Honda Motor Co Ltd | バイポーラ型半導体装置およびその製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4735961U (ja) * | 1971-05-17 | 1972-12-21 | ||
| JPS52114667U (ja) * | 1976-02-26 | 1977-08-31 | ||
| JPS5346290A (en) * | 1976-10-08 | 1978-04-25 | Toshiba Corp | Semiconductor device |
| JPS5871653A (ja) * | 1981-10-23 | 1983-04-28 | Toshiba Corp | 圧接型半導体装置 |
-
1983
- 1983-09-30 JP JP58180439A patent/JPS6074571A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4735961U (ja) * | 1971-05-17 | 1972-12-21 | ||
| JPS52114667U (ja) * | 1976-02-26 | 1977-08-31 | ||
| JPS5346290A (en) * | 1976-10-08 | 1978-04-25 | Toshiba Corp | Semiconductor device |
| JPS5871653A (ja) * | 1981-10-23 | 1983-04-28 | Toshiba Corp | 圧接型半導体装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005012051A (ja) * | 2003-06-20 | 2005-01-13 | Toshiba Corp | 高耐圧半導体装置及びその製造方法 |
| JP2006269681A (ja) * | 2005-03-23 | 2006-10-05 | Honda Motor Co Ltd | 接合型半導体装置および接合型半導体装置の製造方法 |
| JP2006351621A (ja) * | 2005-06-13 | 2006-12-28 | Honda Motor Co Ltd | バイポーラ型半導体装置およびその製造方法 |
| US8460994B2 (en) | 2005-06-13 | 2013-06-11 | Honda Motor Co., Ltd. | Bipolar semiconductor device and manufacturing method thereof |
| US8653627B2 (en) | 2005-06-13 | 2014-02-18 | Honda Motor Co., Ltd. | Bipolar semiconductor device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0542815B2 (ja) | 1993-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5621334B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2023079186A5 (ja) | ||
| JPS6074571A (ja) | 半導体装置及びその製造方法 | |
| JP2772606B2 (ja) | 集積半導体デバイス上にバンプ構造を形成する方法 | |
| US10950566B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| JP2018032684A (ja) | 半導体装置、パワーモジュール及びその製造方法 | |
| JP3882648B2 (ja) | 半導体装置およびその製造方法 | |
| JPS5946415B2 (ja) | 半導体装置の製造方法 | |
| JPH0494131A (ja) | 半導体装置のバンプ構造体の形成方法 | |
| JP2017076741A (ja) | 半導体装置およびその製造方法 | |
| JPS6118869B2 (ja) | ||
| JPS61292947A (ja) | 半導体装置 | |
| JPH0249732Y2 (ja) | ||
| JP2717166B2 (ja) | 半導体装置の製造方法 | |
| JPH0864557A (ja) | メサ型半導体素子の製造方法 | |
| JP2003142651A (ja) | 電力用半導体装置 | |
| JPS6072253A (ja) | 半導体装置の製造方法 | |
| JPH01238044A (ja) | 半導体装置 | |
| JPH11135536A (ja) | 半導体装置及びその製造方法 | |
| JP2865224B2 (ja) | 樹脂封止型半導体装置 | |
| JPH08115947A (ja) | 半導体装置の接合構造 | |
| JPH04302160A (ja) | 半導体装置の製造方法 | |
| JPS6257101B2 (ja) | ||
| JPH06216188A (ja) | 半導体装置およびその製造方法 | |
| JPH05136198A (ja) | 半導体装置 |