JPS6074640A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6074640A JPS6074640A JP58182757A JP18275783A JPS6074640A JP S6074640 A JPS6074640 A JP S6074640A JP 58182757 A JP58182757 A JP 58182757A JP 18275783 A JP18275783 A JP 18275783A JP S6074640 A JPS6074640 A JP S6074640A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- layer
- region
- field oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/012—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS]
- H10W10/0121—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] in regions recessed from the surface, e.g. in trenches or grooves
- H10W10/0124—Manufacture or treatment of isolation regions comprising dielectric materials using local oxidation of silicon [LOCOS] in regions recessed from the surface, e.g. in trenches or grooves the regions having non-rectangular shapes, e.g. rounded
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/13—Isolation regions comprising dielectric materials formed using local oxidation of silicon [LOCOS], e.g. sealed interface localised oxidation [SILO] or side-wall mask isolation [SWAMI]
Landscapes
- Local Oxidation Of Silicon (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置の製造方法に関し、就中、素子分離
の為に行われる選択酸化方法の改良に係る。
の為に行われる選択酸化方法の改良に係る。
〔発明の技術的背景およびその問題点〕ＩＣやＬＳＩ等
、半導体装置の製造に於いては、個々の素子間を電気的
に分離する為の素子分離法が重要な位置を占めており、
この素子分離法としては選択酸化法が従来広く用いられ
ている。
、半導体装置の製造に於いては、個々の素子間を電気的
に分離する為の素子分離法が重要な位置を占めており、
この素子分離法としては選択酸化法が従来広く用いられ
ている。
この種の選択酸化に於いては、例えばシリコン基板の表
面に薄いＳ ｉ ０２膜（以下、これを挿入酸化膜とい
う）を成長させ、更にその上にＣＶＤ法（化学的気相成
長法）により窒化シリコン膜を析出させた後、該積層膜
を選択エツチングによりパターンニングして選択酸化時
の耐酸化性マスクとしている。こうして窒化シリコン膜
パターンを耐酸化性マスクとする選択酸化の結果、マス
クの存在しない領域に素子分離用のフィールド５ｆＣｈ
膜が成長するが、同時に、該フィールド酸化膜は前記窒
化シリコン膜のマスク下にも一部侵入して形成される。
面に薄いＳ ｉ ０２膜（以下、これを挿入酸化膜とい
う）を成長させ、更にその上にＣＶＤ法（化学的気相成
長法）により窒化シリコン膜を析出させた後、該積層膜
を選択エツチングによりパターンニングして選択酸化時
の耐酸化性マスクとしている。こうして窒化シリコン膜
パターンを耐酸化性マスクとする選択酸化の結果、マス
クの存在しない領域に素子分離用のフィールド５ｆＣｈ
膜が成長するが、同時に、該フィールド酸化膜は前記窒
化シリコン膜のマスク下にも一部侵入して形成される。
この侵入部分はバーズビークと呼ばれており、その長さ
あるいは幅が約１μｍにも達する為、高集積度の微細パ
ターン化を図る上で大きな障害になっている。
あるいは幅が約１μｍにも達する為、高集積度の微細パ
ターン化を図る上で大きな障害になっている。
この為、バーズビークの長さを短くする方法については
従来種々の研究が為され、第１図および第２図に示した
谷口らのデータ（半１ヘラ研究会；５ＳＤ７７−２３）
から明らかなように、フィールド５１０２膜の厚さを一
定とすればマスクとしての窒化シリコン膜を厚くするか
、あるいは挿入酸化膜を薄くすることによりバーズビー
ク長を短くできることが知られている。
従来種々の研究が為され、第１図および第２図に示した
谷口らのデータ（半１ヘラ研究会；５ＳＤ７７−２３）
から明らかなように、フィールド５１０２膜の厚さを一
定とすればマスクとしての窒化シリコン膜を厚くするか
、あるいは挿入酸化膜を薄くすることによりバーズビー
ク長を短くできることが知られている。
ところが、窒化シリコン膜を厚くした場合および挿入酸
化膜を薄くした場合の何れの場合にも、バーズビーク長
は短くなるものの、シリコン基板に転位等の結晶欠陥が
発生することが判明し、素子特性の劣化等、種々の問題
を生じることが明らかになった。
化膜を薄くした場合の何れの場合にも、バーズビーク長
は短くなるものの、シリコン基板に転位等の結晶欠陥が
発生することが判明し、素子特性の劣化等、種々の問題
を生じることが明らかになった。
〔発明の目的）
本発明は上記事情に鑑みて為されたもので、選択酸化に
よる素子分離法を用いて半導体装置を製造するに際し、
バーズビークの長さをそれ程増大させることなく、しか
も半導体基板に生ずる結晶欠陥を大幅に抑制出来る方法
を提供し、更に、これを適用して高性能のバイポーラト
ランジスタを高歩留りで製造する方法を提供するもので
ある。
よる素子分離法を用いて半導体装置を製造するに際し、
バーズビークの長さをそれ程増大させることなく、しか
も半導体基板に生ずる結晶欠陥を大幅に抑制出来る方法
を提供し、更に、これを適用して高性能のバイポーラト
ランジスタを高歩留りで製造する方法を提供するもので
ある。
即ち、本発明は、半導体層表面の所定領域を酸化膜と窒
化シリコン膜との積層膜パターンで覆い、更に該積層膜
パターンをマスクとして前記半導体層を所定の深さだけ
エツチング除去した後、前記窒化シリコン膜を耐酸化性
マスクとして前記半導体層の選択酸化を行なうことによ
りフィールド酸化膜を、形成し、該フィールド酸化膜に
囲まれた前記半導体層の所定領域にトランジスタ等の素
子を形成する半導体装置の製造方法に於いて、前記酸化
膜の膜厚に対する前記窒化シリコン膜の膜厚の比を０．
８〜１．２としたことを特徴とするものである。
化シリコン膜との積層膜パターンで覆い、更に該積層膜
パターンをマスクとして前記半導体層を所定の深さだけ
エツチング除去した後、前記窒化シリコン膜を耐酸化性
マスクとして前記半導体層の選択酸化を行なうことによ
りフィールド酸化膜を、形成し、該フィールド酸化膜に
囲まれた前記半導体層の所定領域にトランジスタ等の素
子を形成する半導体装置の製造方法に於いて、前記酸化
膜の膜厚に対する前記窒化シリコン膜の膜厚の比を０．
８〜１．２としたことを特徴とするものである。
発明者等は半導体層のフィールド部分をエツチングし且
つ選択酸化して素子分離を行なった構造（バイポーラＩ
Ｃでは通常アイソプラナ−構造と称される）を有する半
導体装置を製造に於いて、選択酸化の際のバーズビーク
および結晶欠陥の発生に就いて鋭意研究を行なった結果
、従来はバー５− 一’Ｎ＝ｕ−りを短くする為に挿入酸化膜に対する窒化
シリコン膜の膜厚比を２以上、通常は３程度としている
のに対して、この膜厚比を０．８〜１．２とし、挿入酸
化膜と窒化シリコン膜とを略対等の膜厚とすることで結
晶欠陥の発生を顕著に抑制出来るという注目すべき事実
を見出だし、これに基づいて上記本発明に至ったもので
ある。
つ選択酸化して素子分離を行なった構造（バイポーラＩ
Ｃでは通常アイソプラナ−構造と称される）を有する半
導体装置を製造に於いて、選択酸化の際のバーズビーク
および結晶欠陥の発生に就いて鋭意研究を行なった結果
、従来はバー５− 一’Ｎ＝ｕ−りを短くする為に挿入酸化膜に対する窒化
シリコン膜の膜厚比を２以上、通常は３程度としている
のに対して、この膜厚比を０．８〜１．２とし、挿入酸
化膜と窒化シリコン膜とを略対等の膜厚とすることで結
晶欠陥の発生を顕著に抑制出来るという注目すべき事実
を見出だし、これに基づいて上記本発明に至ったもので
ある。
（発明の実施例）
以下、本発明をバイポーラ型半導体装置の製造に適用し
た実施例について説明する。
た実施例について説明する。
具体的な製造方法の実施例を説明する前に、先ず製造対
象とした第３図〜第６図のバイポーラ型半導体装置につ
いて説明する。
象とした第３図〜第６図のバイポーラ型半導体装置につ
いて説明する。
第３図（Ａ＞は、一つの大きなエミッタ領域（４００Ｘ
５００μｍ）を有するパーティカル型バイポーラトラン
ジスタの平面図であり、第３図（Ｂ）は同図（Ａ）のＢ
−Ｂ線に沿う断面図である。これらの図に於いて、１は
ｐ型シリコン基板、２はｎ 型埋込領域、３はｎ型エピ
タキシャルシリコン層（コレクタ領域）、４はｐ−型ベ
ース領６− 棒と５はｐＦ型ペースコンタク１〜領域、６はｎ＋型型
板ミッタ領域ある。なおこの場合、フィールド酸化膜は
ベース領域４から離間してその外側に形成されている（
以下、この第３図（Ａ）（Ｂ）のトランジスタを通常の
ラージエミッタ構造と言う）。
５００μｍ）を有するパーティカル型バイポーラトラン
ジスタの平面図であり、第３図（Ｂ）は同図（Ａ）のＢ
−Ｂ線に沿う断面図である。これらの図に於いて、１は
ｐ型シリコン基板、２はｎ 型埋込領域、３はｎ型エピ
タキシャルシリコン層（コレクタ領域）、４はｐ−型ベ
ース領６− 棒と５はｐＦ型ペースコンタク１〜領域、６はｎ＋型型
板ミッタ領域ある。なおこの場合、フィールド酸化膜は
ベース領域４から離間してその外側に形成されている（
以下、この第３図（Ａ）（Ｂ）のトランジスタを通常の
ラージエミッタ構造と言う）。
第４図（Ａ＞は、第３図（Ａ）（Ｂ）のラージエミッタ
構造に於けるｎ 型エミッタ領域６を１０４個のエミッ
タ領域６− （４Ｘ５μｍ口）に分割した１〜ランジス
タアレイを示す平面図であり、第４図（Ｂ）は同図（Ａ
＞のＢ−Ｂ線に沿う断面図である。なおこの場合にも、
フィールド酸化膜はベース領域の外側に離間して形成さ
れている（以下、これを通常のトランジスタアレイ構造
と言う）。
構造に於けるｎ 型エミッタ領域６を１０４個のエミッ
タ領域６− （４Ｘ５μｍ口）に分割した１〜ランジス
タアレイを示す平面図であり、第４図（Ｂ）は同図（Ａ
＞のＢ−Ｂ線に沿う断面図である。なおこの場合にも、
フィールド酸化膜はベース領域の外側に離間して形成さ
れている（以下、これを通常のトランジスタアレイ構造
と言う）。
第５図（Ａ）はアイソプラナ−構造で形成された、第４
図（Ａ）（Ｂ）と同一サイズのエミッタ領域をもったト
ランジスタアレイを示すパターン平面図であり、第５図
（Ｂ）は同図（Ａ＞のＢ−Ｂ線に沿う断面図、第５図Ａ
（Ｃ）は同図（Ａ）のＣ−Ｃ線に沿う断面図である。
図（Ａ）（Ｂ）と同一サイズのエミッタ領域をもったト
ランジスタアレイを示すパターン平面図であり、第５図
（Ｂ）は同図（Ａ＞のＢ−Ｂ線に沿う断面図、第５図Ａ
（Ｃ）は同図（Ａ）のＣ−Ｃ線に沿う断面図である。
これらの図に於いて、７はフィールド酸化膜、８は素子
領域表面に形成された５ｉ０２膜、９は砒素ドープされ
た多結晶シリコン層で形成されたエミッタ電極（第５図
（Ａ）では斜線を付して示した部分）である。
領域表面に形成された５ｉ０２膜、９は砒素ドープされ
た多結晶シリコン層で形成されたエミッタ電極（第５図
（Ａ）では斜線を付して示した部分）である。
この場合、エミッタ領域６′はエミッタ電極９からの砒
素ドープにより形成されたものである。勿論、前記通常
のラージエミッタ構造および通常のトランジスタアレイ
構造に於けるエミッタ領域６゜６′も同様に、砒素をを
ドープした多結晶シリコンから形成されている。図示の
様に、このアイソプラナ−構造ではベース領域４がフィ
ールド酸化膜７に接した所謂ウォールドベース構造で形
成されているが、エミッタ領域６−はＳ ｉ ０２膜８
を拡散マスクとして用いることによりフィールド酸化膜
７から離間して形成されている（以下、これを第１のア
イソプラナ−アレイ構造と言う）。
素ドープにより形成されたものである。勿論、前記通常
のラージエミッタ構造および通常のトランジスタアレイ
構造に於けるエミッタ領域６゜６′も同様に、砒素をを
ドープした多結晶シリコンから形成されている。図示の
様に、このアイソプラナ−構造ではベース領域４がフィ
ールド酸化膜７に接した所謂ウォールドベース構造で形
成されているが、エミッタ領域６−はＳ ｉ ０２膜８
を拡散マスクとして用いることによりフィールド酸化膜
７から離間して形成されている（以下、これを第１のア
イソプラナ−アレイ構造と言う）。
第６図（Ａ）もアイソプラナ−構造で形成されたトラン
ジスタアレイのパターン平面図であり、第６図（Ｂ）は
同図（Ａ）のＢ−Ｂ線に沿う断面図、第６図（Ｃ）は同
図（Ａ）のＣ−Ｃ線に沿う断面図である。この場合にも
、エミッタ領域６−は砒素ドープされた多結晶シリコン
層からなるエミッタ電極９を拡散源とした砒素ドープに
より形成されている。但し、図示の様にベース領域４の
みならず、エミッタ領域６′もフィールド酸化膜７に接
した所謂ウォールドエミッタ構造となっている（以下、
これを第２のアイソプラナ−アレイ構造と言う）。
ジスタアレイのパターン平面図であり、第６図（Ｂ）は
同図（Ａ）のＢ−Ｂ線に沿う断面図、第６図（Ｃ）は同
図（Ａ）のＣ−Ｃ線に沿う断面図である。この場合にも
、エミッタ領域６−は砒素ドープされた多結晶シリコン
層からなるエミッタ電極９を拡散源とした砒素ドープに
より形成されている。但し、図示の様にベース領域４の
みならず、エミッタ領域６′もフィールド酸化膜７に接
した所謂ウォールドエミッタ構造となっている（以下、
これを第２のアイソプラナ−アレイ構造と言う）。
次に、第７図（Ａ）〜（Ｅ）を参照して、上記第３図〜
第６図のバイポーラ型半導体装置の製造に適用した本発
明の詳細な説明する。
第６図のバイポーラ型半導体装置の製造に適用した本発
明の詳細な説明する。
実施例１（第１のアイソプラナ−アレイ構造、第２のア
イソプラナ−アレイ構造） （Ｉ）まず、通常のバイポーラＩＣの場合と同様、面方
位（１００）のｐ型シリコン基板１の表面にｓｂまたは
Ａｓを選択的にドープして表面濃度１０〜１０ａｔＯＩ
Ｉｌ／２ｍ３のｎ 型埋込領域２を形成した後、基板１
の全面に、例えば比抵抗１〜２Ω・ｃｍ 、厚さ２〜３
．５μｍ程度のｎ型エビ９− 〆り￥多ヤル層３を成長させる。続いて、該エピタキシ
ャル層３の表面からボロン等のｎ型不純物を１１００℃
〜１２００℃の高温にて選択的に拡散する事により、素
子の電気的分離に必要な、ｐ型基板１に達するｐ４ 型
高濃度分離領域１ｏを形成する（第７図（Ａ）図示）。
イソプラナ−アレイ構造） （Ｉ）まず、通常のバイポーラＩＣの場合と同様、面方
位（１００）のｐ型シリコン基板１の表面にｓｂまたは
Ａｓを選択的にドープして表面濃度１０〜１０ａｔＯＩ
Ｉｌ／２ｍ３のｎ 型埋込領域２を形成した後、基板１
の全面に、例えば比抵抗１〜２Ω・ｃｍ 、厚さ２〜３
．５μｍ程度のｎ型エビ９− 〆り￥多ヤル層３を成長させる。続いて、該エピタキシ
ャル層３の表面からボロン等のｎ型不純物を１１００℃
〜１２００℃の高温にて選択的に拡散する事により、素
子の電気的分離に必要な、ｐ型基板１に達するｐ４ 型
高濃度分離領域１ｏを形成する（第７図（Ａ）図示）。
（Ｕ）次に、エピタキシャル層３の表面を熱酸化して膜
厚ｉ ｏｏｏ±１００人の挿入酸化膜１１を形成した後
、ＣＶＤ法により膜厚１０００±１００人の窒化シリコ
ン１１１２を全面に堆積する（従って、挿入酸化膜１１
および窒化シリコン膜１２は対等の膜厚で形成されてお
り、両者の膜厚比は略１である）。
厚ｉ ｏｏｏ±１００人の挿入酸化膜１１を形成した後
、ＣＶＤ法により膜厚１０００±１００人の窒化シリコ
ン１１１２を全面に堆積する（従って、挿入酸化膜１１
および窒化シリコン膜１２は対等の膜厚で形成されてお
り、両者の膜厚比は略１である）。
続いて、挿入酸化膜１１と窒化シリコン幕１２の積層膜
をパターン平面図し、素子領域予定部を覆う積層膜パタ
ーンとした後、該積層膜パターンをマスクとしてシリコ
ン基板１に所定の厚さだけアルカリ溶液による選択的な
異方性エツチングを施す（第７図（Ｂ）図示）。
をパターン平面図し、素子領域予定部を覆う積層膜パタ
ーンとした後、該積層膜パターンをマスクとしてシリコ
ン基板１に所定の厚さだけアルカリ溶液による選択的な
異方性エツチングを施す（第７図（Ｂ）図示）。
なお、このときのエツチング深さはエビタギシ＝１０−
ャル層３の厚さと、次工程で形成されるフィールド酸化
膜の膜厚によって変化させるべきものであるが、通常は
０．３〜０．８μ肌程度のエツチングを施し、フィール
ド酸化膜の下端がｎ 型埋込’ａＮ ２ （７）高１１
度部分（例エバ５ ｘ １０１７ａｔｏｍ／ｃｍ３）に
接する様に形成する。
膜の膜厚によって変化させるべきものであるが、通常は
０．３〜０．８μ肌程度のエツチングを施し、フィール
ド酸化膜の下端がｎ 型埋込’ａＮ ２ （７）高１１
度部分（例エバ５ ｘ １０１７ａｔｏｍ／ｃｍ３）に
接する様に形成する。
（Ｉ［ｌ）次に、窒化シリコン膜１２を耐酸化性マスク
とし、１０００℃の熱酸化炉内でエピタキシャル層３の
選択酸化を行ない、膜厚１．０μｍ以下のフィールド酸
化膜７を形成する。続いて、窒化シリコン膜１２および
挿入酸化膜１１をエツチング除去した後、素子領域表面
に膜厚５００人程コン新たな熱酸化膜１３を形成する。
とし、１０００℃の熱酸化炉内でエピタキシャル層３の
選択酸化を行ない、膜厚１．０μｍ以下のフィールド酸
化膜７を形成する。続いて、窒化シリコン膜１２および
挿入酸化膜１１をエツチング除去した後、素子領域表面
に膜厚５００人程コン新たな熱酸化膜１３を形成する。
次いで、ボロンのイオン注入（内部ベースインプラ）お
よび熱アニールにより、フィールド酸化膜７に接したｐ
−型の内部ベース領域４を形成する（第７図（Ｃ）図示
）。
よび熱アニールにより、フィールド酸化膜７に接したｐ
−型の内部ベース領域４を形成する（第７図（Ｃ）図示
）。
（ＩＶ）次に、熱酸化１（１１３にエミッタ拡散窓を開
孔するが、第５図（Ａ）〜（Ｃ）に示した第１のアイソ
プラナ−アレイ構造と、第６図（Ａ）〜（Ｃ）に示した
第２のアイソプラナ−アレイ構造とではエミッタ拡散窓
の開孔方法が若干具なる。
孔するが、第５図（Ａ）〜（Ｃ）に示した第１のアイソ
プラナ−アレイ構造と、第６図（Ａ）〜（Ｃ）に示した
第２のアイソプラナ−アレイ構造とではエミッタ拡散窓
の開孔方法が若干具なる。
即ち、第１のアイソプラナ−アレイ構造では、第５図（
Ｃ）に示した様にフィールド酸化膜７から離間して形成
するのに対して、第２のアイソプラナ−アレイ構造では
、第６図（Ｃ）に示した様にフィールド酸化膜７に達し
て形成する。この様にエミッタ拡散窓の開孔方法が異な
る点を除けば、第１のアイソプラナ−アレイ構造と第２
のアイソプラナ−アレイ構造とに於いて、その製造方法
は総て同じである。
Ｃ）に示した様にフィールド酸化膜７から離間して形成
するのに対して、第２のアイソプラナ−アレイ構造では
、第６図（Ｃ）に示した様にフィールド酸化膜７に達し
て形成する。この様にエミッタ拡散窓の開孔方法が異な
る点を除けば、第１のアイソプラナ−アレイ構造と第２
のアイソプラナ−アレイ構造とに於いて、その製造方法
は総て同じである。
上記の様にしてエミッタ拡散窓を形成した後、ＣＶＤ法
により膜厚２５００人の多結晶シリコン層を全面に堆積
し、該多結晶シリコン層に対してイオン注入および熱ア
ニールにより約３×１１０２０ａｔｏ／ｃｍ３の濃度で
砒素をドープする。続いて、砒素ドープされ多結晶シリ
コン層をパターンニングし、エミッタ電Ｉ１９を形成し
た後、該エミッタ電極９表面に熱酸化膜１４を成長させ
る。次いで、エミッタ電極９およびフィールド酸化膜７
をブロッキングマスクとするボンのイオン注入および熱
アニールを行なう事により、ｐ 型の外部ベース領域（
ベースコンタクト領域）５をセルファラインで形成する
（第７図（Ｄ）図示）。
により膜厚２５００人の多結晶シリコン層を全面に堆積
し、該多結晶シリコン層に対してイオン注入および熱ア
ニールにより約３×１１０２０ａｔｏ／ｃｍ３の濃度で
砒素をドープする。続いて、砒素ドープされ多結晶シリ
コン層をパターンニングし、エミッタ電Ｉ１９を形成し
た後、該エミッタ電極９表面に熱酸化膜１４を成長させ
る。次いで、エミッタ電極９およびフィールド酸化膜７
をブロッキングマスクとするボンのイオン注入および熱
アニールを行なう事により、ｐ 型の外部ベース領域（
ベースコンタクト領域）５をセルファラインで形成する
（第７図（Ｄ）図示）。
（Ｖ）次に、エミッタ電極９を拡散源とする砒素の熱拡
散を行ない、内部ベース領域４内にｎ＋型のエミッタ領
域６−を形成する。その後、例えば窒化シリコンＭ１５
を全面に堆積した後、コンタクトホールの開孔、金属配
線材料の蒸着およびパターンニングにより金属配線層１
６を形成する（第７図（Ｅ）図示）。
散を行ない、内部ベース領域４内にｎ＋型のエミッタ領
域６−を形成する。その後、例えば窒化シリコンＭ１５
を全面に堆積した後、コンタクトホールの開孔、金属配
線材料の蒸着およびパターンニングにより金属配線層１
６を形成する（第７図（Ｅ）図示）。
こうして、第１のアイソプラナ−構造あるいは第２のア
イソプラナ−構造を有するバイポーラ型半導体装置が完
成する。
イソプラナ−構造を有するバイポーラ型半導体装置が完
成する。
実施例２（通常のラージエミッタ構造、通常のトランジ
スタアレイ構造） この場合は内部ベースｍ１４を形成する際に、第７図（
Ｃ）について説明した様なフィールド酸化ＩＩＩ ７に
対する自己整合法ではなく、通常のマスク合せ方式によ
りフィールド酸化膜７から離間し一１３＝ た内部ベース領域４を形成する。
スタアレイ構造） この場合は内部ベースｍ１４を形成する際に、第７図（
Ｃ）について説明した様なフィールド酸化ＩＩＩ ７に
対する自己整合法ではなく、通常のマスク合せ方式によ
りフィールド酸化膜７から離間し一１３＝ た内部ベース領域４を形成する。
それ以外は実施例１と略同様の方法により第３図（Ａ）
（Ｂ）の通常のラージエミッタ構造、第４図（Ａ）（Ｂ
）の通常のトランジスタアレイ構造が得られる。
（Ｂ）の通常のラージエミッタ構造、第４図（Ａ）（Ｂ
）の通常のトランジスタアレイ構造が得られる。
比較例
第７図（Ｂ）について説明した挿入酸化膜１１の膜厚を
３００±６０人とし、それ以外は総て実施例１および実
施例２と同様に行なった。従って、窒化シリコン膜１２
の膜厚は１０００±１００人で、挿入酸化膜１１に対す
る窒化シリコン膜１２の膜厚比は、この場合路３であり
、従来行われていた範囲内の値である。こうして従来の
選択酸化法により、夫々第３図〜第６図に示した通常の
ラージエミッタ構造、通常のトランジスタアレイ構造、
第１および第２のアイソプラナ−構造を有する４種類の
バイポーラ型半導体装置を得た。
３００±６０人とし、それ以外は総て実施例１および実
施例２と同様に行なった。従って、窒化シリコン膜１２
の膜厚は１０００±１００人で、挿入酸化膜１１に対す
る窒化シリコン膜１２の膜厚比は、この場合路３であり
、従来行われていた範囲内の値である。こうして従来の
選択酸化法により、夫々第３図〜第６図に示した通常の
ラージエミッタ構造、通常のトランジスタアレイ構造、
第１および第２のアイソプラナ−構造を有する４種類の
バイポーラ型半導体装置を得た。
上記実施例１および実施例２で得られた４種類のバイポ
ーラ型半導体装置（実施例量）、並びに比較例で得られ
た４種類のバイポーラ型半導体装１４− 置く比較例量）について次の試験を行なった。
ーラ型半導体装置（実施例量）、並びに比較例で得られ
た４種類のバイポーラ型半導体装１４− 置く比較例量）について次の試験を行なった。
試験例１
先ず、４種類の比較例量および４種類の実施例量につい
て、夫々エミッタ／コレクタ間のリーク（ＥＣリークと
略す）を電気的に測定し、その結果からＶ。Ｅ＝０．３
Ｖの場合にＩ。。≦１μＡのものを良品として良品率を
評価した。第８図（Ａ）は比較例量についての評価結果
を示し、第８図（Ｂ）は実施例量についての評価結果を
示している。なお、これらの評価結果は第３図の通常の
ラージエミッタ構造の場合を基準とし、この場合を１と
して規格化して示したものである。また規格化に際して
は、ラージエミッタ構造とトランジスタアレイとでは装
置のサイズが異なることがら、作業性の要因によっても
良品率の相違を生じることが考慮されている。
て、夫々エミッタ／コレクタ間のリーク（ＥＣリークと
略す）を電気的に測定し、その結果からＶ。Ｅ＝０．３
Ｖの場合にＩ。。≦１μＡのものを良品として良品率を
評価した。第８図（Ａ）は比較例量についての評価結果
を示し、第８図（Ｂ）は実施例量についての評価結果を
示している。なお、これらの評価結果は第３図の通常の
ラージエミッタ構造の場合を基準とし、この場合を１と
して規格化して示したものである。また規格化に際して
は、ラージエミッタ構造とトランジスタアレイとでは装
置のサイズが異なることがら、作業性の要因によっても
良品率の相違を生じることが考慮されている。
第８図の結果を説明すると、先ず同図（Ａ）の結果から
明らかな様に、比較例量に於いては第５図および第６図
のアイソプラナ−構造の良品率が第３図および第４図の
構造に比べ て良品率が著しく低く、ＥＣリークによる不良発生率が
極めて高いことが解る。これは、選択酸化によってエピ
タキシャル層３に発生する転位等の結晶欠陥がフィール
ド酸化膜７の近くに局在することによるものである。こ
の様子は、従来の選択酸化法により製造された第６図の
比較例品表面のＳ Ｅ Ｍ写真（走査電子顕微鏡写真）
である第９図に明瞭に示されている。同ＳＥＭ写真に於
いて、横方向に走って見える敵状の隆起部分がフィール
ド酸化膜７であり、該酸化膜７，７の間で凹状に見える
のがエミッタ領域６′、凸状に見えるのがベースコンタ
クト領域５、そしてエミッタ領域で矢印を付して示した
傷の様に見えるのが結晶欠陥である。この様に選択酸化
による結晶欠陥はフィールド酸化膜７の近傍に発生する
為、内部ベース領域４がフィールド酸化膜７に接して形
成される第５図（Ａ）〜（Ｃ）および第６図（Ａ）〜（
Ｃ）のアイソプラナ−アレイ構造では結晶欠陥の影響を
まともに受けることになり、従ってＥＣリークによる不
良発生率が高くなることが知られている。
明らかな様に、比較例量に於いては第５図および第６図
のアイソプラナ−構造の良品率が第３図および第４図の
構造に比べ て良品率が著しく低く、ＥＣリークによる不良発生率が
極めて高いことが解る。これは、選択酸化によってエピ
タキシャル層３に発生する転位等の結晶欠陥がフィール
ド酸化膜７の近くに局在することによるものである。こ
の様子は、従来の選択酸化法により製造された第６図の
比較例品表面のＳ Ｅ Ｍ写真（走査電子顕微鏡写真）
である第９図に明瞭に示されている。同ＳＥＭ写真に於
いて、横方向に走って見える敵状の隆起部分がフィール
ド酸化膜７であり、該酸化膜７，７の間で凹状に見える
のがエミッタ領域６′、凸状に見えるのがベースコンタ
クト領域５、そしてエミッタ領域で矢印を付して示した
傷の様に見えるのが結晶欠陥である。この様に選択酸化
による結晶欠陥はフィールド酸化膜７の近傍に発生する
為、内部ベース領域４がフィールド酸化膜７に接して形
成される第５図（Ａ）〜（Ｃ）および第６図（Ａ）〜（
Ｃ）のアイソプラナ−アレイ構造では結晶欠陥の影響を
まともに受けることになり、従ってＥＣリークによる不
良発生率が高くなることが知られている。
特に、エミッタ領域６−もフィールド酸化膜７に接して
形成されたウォールドエミッタ構造を有する第６図の構
造（第２のアイソプラナ−アレイ構造）では、上記結晶
欠陥を通してエミッタ不純物が異常拡散を起こし、エミ
ッタ領域がベース領域を突抜けて形成されてしまう所謂
エミッタパイプと呼ばれる現象が生じる結果、ＥＣリー
クによる不良は極めて大きくなり、良品率は４０％以下
と著しく低くなっている。
形成されたウォールドエミッタ構造を有する第６図の構
造（第２のアイソプラナ−アレイ構造）では、上記結晶
欠陥を通してエミッタ不純物が異常拡散を起こし、エミ
ッタ領域がベース領域を突抜けて形成されてしまう所謂
エミッタパイプと呼ばれる現象が生じる結果、ＥＣリー
クによる不良は極めて大きくなり、良品率は４０％以下
と著しく低くなっている。
これに対して、本発明の方法で製造された実施例量では
、第８図（Ｂ）の結果から明らかな様に、第４図〜第６
図の何れの構造に於いても良品率が高く、ＥＣリークに
よる不良発生が大幅に抑制されている。これは選択酸化
による結晶欠陥の発生が防止されたことを示すものであ
る。特に、第５図の構造（第１のアイソプラナ−構造）
よりも第６図の構造（第２のアイソプラナ−構造）の方
が良品率が高いことから、フィールド酸化膜端部でのエ
ミッタの異常拡散が完全に防止されていることが解る。
、第８図（Ｂ）の結果から明らかな様に、第４図〜第６
図の何れの構造に於いても良品率が高く、ＥＣリークに
よる不良発生が大幅に抑制されている。これは選択酸化
による結晶欠陥の発生が防止されたことを示すものであ
る。特に、第５図の構造（第１のアイソプラナ−構造）
よりも第６図の構造（第２のアイソプラナ−構造）の方
が良品率が高いことから、フィールド酸化膜端部でのエ
ミッタの異常拡散が完全に防止されていることが解る。
１７−
他方、実施例量と比較例量の両者についてフィールド酸
化膜７のバーズビーク長を測定したところ、実施例量で
は１．２８μｍ、比較例量では１゜１０μｍであった。
化膜７のバーズビーク長を測定したところ、実施例量で
は１．２８μｍ、比較例量では１゜１０μｍであった。
従って、実施例で挿入酸化膜１１の膜厚を薄くしたこと
によるバーズビーク長の増加は１６％に押えることがで
きた。
によるバーズビーク長の増加は１６％に押えることがで
きた。
試験例２
前述した第７図（Ｃ）の段階で形成されるフィールド酸
化膜７の膜厚、第７図（Ｄ）の段階でエミッタ拡散源と
して用いられる多結晶シリコン層１４中の砒素濃度を変
化させて実施例１を行なうことにより、第６図（Ａ）〜
（Ｃ）に示した第２のアイソプラナ−アレイ構造を得、
該得られた実施例量に就いて上記試験例１と同じ試験を
行なった。
化膜７の膜厚、第７図（Ｄ）の段階でエミッタ拡散源と
して用いられる多結晶シリコン層１４中の砒素濃度を変
化させて実施例１を行なうことにより、第６図（Ａ）〜
（Ｃ）に示した第２のアイソプラナ−アレイ構造を得、
該得られた実施例量に就いて上記試験例１と同じ試験を
行なった。
第１０図（Ａ）は多結晶シリコン層の砒素濃度を５ Ｘ
１０２０ａｔｏｍ／ ｃｔｔｔ ３とし、フィールド
酸化膜７の膜厚を変化させて得られた実施例量に就いて
、ＥＣリークによりめた製造歩留りの結果を示している
。また、第１０図（Ｂ）フィールド酸化膜１８− （− ７の膜厚を１μｍとし、多結晶シリコン層の砒素濃度を
変化させて得られた実施制量に就いて、ＥＣリークによ
りめた製造歩留りの結果を示している。
１０２０ａｔｏｍ／ ｃｔｔｔ ３とし、フィールド
酸化膜７の膜厚を変化させて得られた実施例量に就いて
、ＥＣリークによりめた製造歩留りの結果を示している
。また、第１０図（Ｂ）フィールド酸化膜１８− （− ７の膜厚を１μｍとし、多結晶シリコン層の砒素濃度を
変化させて得られた実施制量に就いて、ＥＣリークによ
りめた製造歩留りの結果を示している。
この第１０図（Ａ）（Ｂ）の結果に示される様に、砒素
濃度５ Ｘ １０２０／ ｃｕｒ３の場合でフィールド
酸化膜厚が１．０μｍ以上になると極端に歩留りの低下
が見られること、また、選択酸化膜厚がｉ、ｏμｍの場
合で砒素濃度が３．０Ｘ１０２０／Ｃｍ３以上になると
歩留り低下が激しくなる。この様に、上記実施例の効果
はフィールド酸化膜厚およびエミッタ拡散源の砒素濃度
に依存するものではあるが、これらのパラメータを適宜
設定することによって前述の様な優れた効果が得られる
ものである。
濃度５ Ｘ １０２０／ ｃｕｒ３の場合でフィールド
酸化膜厚が１．０μｍ以上になると極端に歩留りの低下
が見られること、また、選択酸化膜厚がｉ、ｏμｍの場
合で砒素濃度が３．０Ｘ１０２０／Ｃｍ３以上になると
歩留り低下が激しくなる。この様に、上記実施例の効果
はフィールド酸化膜厚およびエミッタ拡散源の砒素濃度
に依存するものではあるが、これらのパラメータを適宜
設定することによって前述の様な優れた効果が得られる
ものである。
なお、上述した実施例は本発明をバイポーラＩＣに適用
することによりＥＣリークによる製造歩留り低下を顕著
に防止出来ることを示したものであるが、既に述べた様
にこの効果は選択酸化の際に発生する半導体層の結晶欠
陥を顕著に抑制でき・ることによるものである。従って
、本発明はバイポーラ型半導体装置のみならず、例えば
ＭＯ８型ＩＣ等、選択酸化法を使用する総ての半導体装
置の製造に適用出来るものである。
することによりＥＣリークによる製造歩留り低下を顕著
に防止出来ることを示したものであるが、既に述べた様
にこの効果は選択酸化の際に発生する半導体層の結晶欠
陥を顕著に抑制でき・ることによるものである。従って
、本発明はバイポーラ型半導体装置のみならず、例えば
ＭＯ８型ＩＣ等、選択酸化法を使用する総ての半導体装
置の製造に適用出来るものである。
以上詳述した様に、本発明によれば選択酸化による素子
分離法を用いて半導体装置を製造するに際し、バーズご
−クの長夜をそれ程増大させることなく、しかも半導体
基板に生ずる結晶欠陥を大幅に抑制出来る方法を提供で
き、更に、これを適用して高性能のバイポーラトランジ
スタを高歩留りで製造できる等、顕著な効果が得られる
ものである。
分離法を用いて半導体装置を製造するに際し、バーズご
−クの長夜をそれ程増大させることなく、しかも半導体
基板に生ずる結晶欠陥を大幅に抑制出来る方法を提供で
き、更に、これを適用して高性能のバイポーラトランジ
スタを高歩留りで製造できる等、顕著な効果が得られる
ものである。
第１図および第２図は、選択酸化膜のバーズビーク長が
挿入酸化膜および窒化シリコン膜のｌ！厚に依存すると
いう公知データを示す線図、第３図（Ａ）（Ｂ）〜第６
図（Ａ）（Ｂ）（Ｃ）は本発明の実施例に於いて製造対
象としたバイポーラ型半導体装置を示す図、第７図（Ａ
）〜（Ｅ）は、′牙？１明を第５図（Ａ）〜（Ｃ）およ
び第６図（Ａ）〜（Ｃ）のバイポーラ型半導体装置の製
造に適用した実施例の製造行程を順を追って示す断面図
、第８図（Ａ）（Ｂ）は本発明をバイポーラ型半導体装
置の製造に適用した実施例の効果を示すための線図、第
９図は従来の製造方法による比較例で得られたバイポー
ラ型半導体装置表面の走査電子顕微鏡写真、第１０図（
Ａ）（Ｂ）は本発明をバイポーラ型半導体装置の製造に
適用した場合の効果が、選択酸化膜厚およびエミッタ拡
散源の不純物Ｉ！瓜に依存することを示す線図である。 １・・・ｐ型シリコン基板、２・・・耐型埋込領域、３
・・・ｎ型エピタキシャル層（コレクタ領域）、４・・
・ｐ−型内部べ、−ス領域、５・・・ｐ＋梨型外ベース
領域（ベースコンタクト領１）、６．６−・・・ｎ１型
エミツタ領域、７・・・フィールド酸化膜（選択酸化膜
）、８・・・ＳｉＯ２膜、９・・・エミッタ電極（多結
晶シリコン層）、１１・・・挿入酸化膜、１２・・・窒
化シリコン膜、１３．１４・・・熱酸化膜、１５・・・
パッシベーション幕、１６・・・金属配線層。 ２１− 第１図 弓ゾ状喰化月莢厚・ １０Ｐ ０ １（Ｘ７ ２００ ３００ 子Φ入酸イビＳイ１６イ） 第２図 ′遠状酸化梗膚：１Ｏｐ ０ ０．１ ０．２ ０３ し。 区 第６図 Ｃ Ｓ！３Ｎ＋１５ｉ０ｚ＝ １
挿入酸化膜および窒化シリコン膜のｌ！厚に依存すると
いう公知データを示す線図、第３図（Ａ）（Ｂ）〜第６
図（Ａ）（Ｂ）（Ｃ）は本発明の実施例に於いて製造対
象としたバイポーラ型半導体装置を示す図、第７図（Ａ
）〜（Ｅ）は、′牙？１明を第５図（Ａ）〜（Ｃ）およ
び第６図（Ａ）〜（Ｃ）のバイポーラ型半導体装置の製
造に適用した実施例の製造行程を順を追って示す断面図
、第８図（Ａ）（Ｂ）は本発明をバイポーラ型半導体装
置の製造に適用した実施例の効果を示すための線図、第
９図は従来の製造方法による比較例で得られたバイポー
ラ型半導体装置表面の走査電子顕微鏡写真、第１０図（
Ａ）（Ｂ）は本発明をバイポーラ型半導体装置の製造に
適用した場合の効果が、選択酸化膜厚およびエミッタ拡
散源の不純物Ｉ！瓜に依存することを示す線図である。 １・・・ｐ型シリコン基板、２・・・耐型埋込領域、３
・・・ｎ型エピタキシャル層（コレクタ領域）、４・・
・ｐ−型内部べ、−ス領域、５・・・ｐ＋梨型外ベース
領域（ベースコンタクト領１）、６．６−・・・ｎ１型
エミツタ領域、７・・・フィールド酸化膜（選択酸化膜
）、８・・・ＳｉＯ２膜、９・・・エミッタ電極（多結
晶シリコン層）、１１・・・挿入酸化膜、１２・・・窒
化シリコン膜、１３．１４・・・熱酸化膜、１５・・・
パッシベーション幕、１６・・・金属配線層。 ２１− 第１図 弓ゾ状喰化月莢厚・ １０Ｐ ０ １（Ｘ７ ２００ ３００ 子Φ入酸イビＳイ１６イ） 第２図 ′遠状酸化梗膚：１Ｏｐ ０ ０．１ ０．２ ０３ し。 区 第６図 Ｃ Ｓ！３Ｎ＋１５ｉ０ｚ＝ １
Claims (1)
- 【特許請求の範囲】 〈１）半導体層表面の所定領域を酸化膜と窒化シリコン
膜との積層膜パターンで覆い、更に該積層膜パターンを
マスクとして前記半導体層を所定の深さだけエツチング
除去した後、前記窒化シリコン膜を耐酸化性マスクとし
て前記半導体層の選択酸化を行なうことによりフィール
ド酸化膜を形成し、該フィールド酸化膜に囲まれた前記
半導体層の所定領域にトランジスタ等の素子を形成する
半導体装置の製造方法に於いて、前記酸化膜の膜厚に対
する前記窒化シリコン膜の膜厚比を０．８〜１．２とし
たことを特徴とする半導体装置の製造方法。 （２）前記半導体層として面方位（１００）のシリコン
層を用い、該シリコン層に対し、前記積層膜パターンを
マスクとして選択的に深さ方向の異方性エツチングをほ
どすことを特徴とする特許請求の範囲第１項記載の半導
体装置の製造方法。 （３）前記半導体層のエツチング深さを、０゜３〜０．
７μｍとしたことを特徴とする特許請求の範囲第１項ま
たは第２項記載の半導体装置の製造方法。 （４）前記フィールド酸化膜で囲まれた前記半導体層の
所定領域にパーティカル型のバイポーラトランジスタを
形成し、その際に、該バイポーラトランジスタのエミッ
タ領域を砒素を含む多結晶シリコン層を拡散源とした砒
素の熱拡散により形成し、且つ前記多結晶シリコン層中
の砒素濃度を５ Ｘ １０” ａｔｏｍ／ｃｍ３以下と
したことを特徴とする特許請求の範囲第１項、第２項ま
たは第３項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58182757A JPS6074640A (ja) | 1983-09-30 | 1983-09-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58182757A JPS6074640A (ja) | 1983-09-30 | 1983-09-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6074640A true JPS6074640A (ja) | 1985-04-26 |
| JPH059942B2 JPH059942B2 (ja) | 1993-02-08 |
Family
ID=16123898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58182757A Granted JPS6074640A (ja) | 1983-09-30 | 1983-09-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6074640A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6610581B1 (en) | 1999-06-01 | 2003-08-26 | Sanyo Electric Co., Ltd. | Method of forming isolation film in semiconductor device |
| JP2005259775A (ja) * | 2004-03-09 | 2005-09-22 | Oki Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5345974A (en) * | 1976-10-07 | 1978-04-25 | Nec Corp | Manufacture of semiconductor integrated circuit device |
-
1983
- 1983-09-30 JP JP58182757A patent/JPS6074640A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5345974A (en) * | 1976-10-07 | 1978-04-25 | Nec Corp | Manufacture of semiconductor integrated circuit device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6610581B1 (en) | 1999-06-01 | 2003-08-26 | Sanyo Electric Co., Ltd. | Method of forming isolation film in semiconductor device |
| JP2005259775A (ja) * | 2004-03-09 | 2005-09-22 | Oki Electric Ind Co Ltd | 半導体装置及び半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH059942B2 (ja) | 1993-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3058954B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| JP2746225B2 (ja) | 半導体装置及びその製造方法 | |
| JPS63142807A (ja) | 半導体装置の製造方法 | |
| JPH02222161A (ja) | 半導体装置の製造方法 | |
| US5488002A (en) | Method for manufacturing self-aligned bipolar transistors using double diffusion | |
| JPH05235017A (ja) | 半導体装置 | |
| JP2989051B2 (ja) | 炭化シリコンバイポーラ半導体装置およびその製造方法 | |
| JPS6074640A (ja) | 半導体装置の製造方法 | |
| JPS59189677A (ja) | 半導体装置の製造方法 | |
| JPS59108325A (ja) | 半導体装置の製造方法 | |
| JP2518378B2 (ja) | 半導体装置の製造方法 | |
| JP3249101B2 (ja) | Ｍｏｓ半導体装置 | |
| JP3303833B2 (ja) | 半導体装置及びその製造方法 | |
| JP4213298B2 (ja) | 半導体装置の製造方法 | |
| JPH012361A (ja) | 半導体装置の製造方法 | |
| JP3297091B2 (ja) | 半導体装置 | |
| JPH0831468B2 (ja) | 半導体装置の製造方法 | |
| JPS61147550A (ja) | 半導体装置の製造方法 | |
| JPS60137072A (ja) | 接合型電界効果トランジスタの製造方法 | |
| JPS63233566A (ja) | 半導体装置の製造方法 | |
| JPH1079393A (ja) | エピタキシャル成長層を持つシリコンウエハ及びその製造方法ならびにそのウエハを用いた半導体装置 | |
| JPH10303210A (ja) | 半導体集積回路の製造方法 | |
| JPS59112616A (ja) | 半導体装置の製造方法 | |
| JPH0810696B2 (ja) | 半導体装置の製造方法 | |
| JPS59191381A (ja) | Ｍｉｓ型半導体装置およびその製造方法 |