JPS6074781A - 垂直同期信号分離装置 - Google Patents

垂直同期信号分離装置

Info

Publication number
JPS6074781A
JPS6074781A JP18026783A JP18026783A JPS6074781A JP S6074781 A JPS6074781 A JP S6074781A JP 18026783 A JP18026783 A JP 18026783A JP 18026783 A JP18026783 A JP 18026783A JP S6074781 A JPS6074781 A JP S6074781A
Authority
JP
Japan
Prior art keywords
signal
synchronization signal
period
output signal
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18026783A
Other languages
English (en)
Inventor
Chikayuki Okamoto
周幸 岡本
Yasunori Kobori
康功 小堀
Isao Fukushima
福島 勇夫
Masataka Sekiya
関谷 正尊
Kenji Kano
加納 賢二
Tetsuo Sakae
坂江 鉄男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP18026783A priority Critical patent/JPS6074781A/ja
Publication of JPS6074781A publication Critical patent/JPS6074781A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/08Separation of synchronising signals from picture signals
    • H04N5/10Separation of line synchronising signal from frame synchronising signal or vice versa

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の腎素うネリIfl玲コ 本発明は、テレビジ曹ン受像機やビデオテープレコーダ
に用いて好適な垂直同期信号分離装置に関する。
〔発明の背景〕
従来、テレビジ1ン受像機やビデオテープレコーダにお
いては、垂直同期信号分離装置としては、第1図に示す
ように、積分回路を備え、水平同期信号と垂直同期信号
の周波数の違(・を利用して複合同期信号から垂直同期
信号を分離する、いわゆるアナログ方式のものが一般的
でありた。
すなわち、第1図において、1は入力端子、2は抵抗、
3はコンデンサ、4は基準電圧源、5はレベル比較器、
6は積分回路、7は出力端子であつて、第1図の塔部分
の信号波形を第2図に示すと、入力端子1から供給され
た複合同期信号aは、抵抗2とコンデンサ3とからなる
積分回路6で積分される。積分回路6の積分時定数は水
平同期信号H8の幅よりも充分大きく設定され、このた
めに、積分回路6からは複合同期信号aの垂直同期信号
vSの部分で所定の傾斜角でもって立上る電圧すが得ら
れる。この電圧すは、レベル比較器5において、基準電
圧源からの基準電圧E、と比較され、電圧すが基準電圧
E。以上にな9たときに高レベルとなる出力電圧Cが得
られる。この出力電圧Cは、その立上りが垂直同期信号
の前線とし、出力端子7から図示しない所望の回路に供
給される。
かかる垂直同期信号分離装置は、回路構成が比較的簡単
であるが、垂直同期信号の分離精度を高めるためには、
抵抗2、コンデンサ5として、高い精度の高価なものを
用いなければならず、また、抵抗2、コンデンサ6が温
度変化の影響を受けるという欠点も有していた。
そこで、かかる問題点を解消するために、カウンタを利
用したデジタル方式の垂直同期信号分離装置が提案され
た。
第3図はかかるデジタル方式の垂直同期信号分離装置の
従来例を示すブロック図でありで、1.8は入力端子、
9は立−ヒリ検出藷、10はサンプリング回路、11.
12はアントゲ−ト、13はアップダウンカウンタ、1
4は几−8型フリツプフロクプ回路、15は時定数回路
、16はスイッチ回路である。
また、第4図は第3図の各部の信号のタイミングチャー
)でありて、第3図に対応する信号には同一符号をつけ
ている。
第3図、第4図において、入力11J子1から複合同期
信号aが立上り検出器9とサンプリング回路10とに供
給され、また、入力端子8からは、水平同期信号の周波
数よりも充分高い繰り返し周波数のクロックパルスがサ
ンプリング回路10とアンドゲート12に供給される。
立上り検出回路9は複合同期信号aの立上りを検出し、
この立上りを表わすパルスdを出力する。サンプリング
回路10はクロックパルス8のエツジによって複合同期
信号をサンプリングし、複合同期信号のレベルを表わす
出力信号をアップダウンカウンタ16に供給する。アッ
プダウンカウンタ13は、アンドゲート12を介して供
給されるクロックパルスをカウントし、サンプリング回
路10の出力信号によりてカウントモードとが設定され
るが、複合同期信号aが高レベルのときはアップカウン
トモードに、低レベルのときにはダウンカウントモード
に設定される。また、アップダウンカウンタ13は、そ
のカウント値が零以下とならないように、リミッタ作用
を有している。
時定数回路15は、たとえば、単安定マルチパイプレー
クでありて、初期状態においては、高レベル(以下、′
H′という)の出力信号(以下、ゲート信号という)h
を発生し、アンドゲート12とスイッチ回路16とをオ
ン状態にする。
スイッチ回路16がオン状態にあるときには、立上り検
出器9の出力パルスdはスイッチ回路16を介して几−
8型りリップ70ツブ回路(以下、几−8,FFという
)140セツト端子に供給され、このために、几−8−
FF14はセット41’ tm l/東、アn嫂ヱシ1
−の…七層奥etL中群しべ/I/(以下、′″L’と
いう)にある。
一方、時定数回路15の出力信号りが11(′でありて
、アンドゲート12がオン状態にあるときには、アップ
ダウンカウンタ13は、このアンドゲート12を介して
供給されるクロックパルスを、サンプリング回路10の
出力信号、したがりて、複合同期信号aのレベルに応じ
たモードでカウンタする。アップダウンカウンタ13の
カウント値f(なお、第4図のfは縦軸をカウント値と
し、アナログ的に表示している)はアンドゲート11で
検出され、このカウント値fがアンドゲート11・で設
定される値N1になると、アンドゲート11の出力レベ
ルは1H′となる。
このカウント値fは、水平同期信号H8のパルス期間増
加するが、このパルス幅は充分短かいために、左程大き
な値とならず、アンドゲート11で設定される値N、を
水平同期信号H8のハ/L/ス期間でのアップダウンカ
ウンタ13のカウント値fよりも充分大きく設定する。
そこで、複合同期信号aの垂直同期信号vSの期間では
、アップダウンカウンタ130カウント値fが次第に大
きくなり、値N、に達するとアンドゲート11の出力レ
ベルは%H’となり、この立上りでもフて几−8−FF
14はリセットされる。この結果、几−8−FF14の
Q端子からの出力信号gはN″H′となり、時定数回路
15はトリガされてゲート信号りは%L’となる。した
がつて、アンドゲート12とスイッチ回路16とはオフ
状態となり、アップダウンカウンタ13はカウントを停
止するとともに、lt−8−FF14はリセット状態に
保持される。これと同時に、lt−8−FF14からの
出力信号gにより、アップ”ダウンカウンタ13は零に
リセットされる。
時定数回V!15は、その時定数で決まる一定期間を経
過すると、初期状態に反転され、ゲート信号りは%H’
となる。このために、アンドゲート12とスイッチ回路
16とはオン状態となり、アップダウンカウンタ131
Cは再びクロックAybスが供給され、また、几−8−
FF1aはそのセット端子Sに立上り検出器9からパル
ス信号dが供給されてセット状態となり、そのQ!子か
らの出力信号gは′L″となってアラダウンカウンタ1
3は再びカウントを開始する。
トリガされた時定数回路15が初期状態に反転する時点
は、複合同期信号aの垂直同期信号VSが経過した後と
なるように設定される。
このように、アンドゲート16の出力レベルは、垂直同
期信号VS毎に’ L ?l−ら%H′に反転し、その
度に几−8−FF14のQ端子からの出力信号gは所定
期間′″H#となる。したがって、この出力信号gを複
合同期信号aから分離された垂直同期信号とすることが
できる。
ところで、かかる垂直同期信号分離装置においては、複
合同期信号a中に′H′のノイズが混入した場合、この
ノイズ期間アップダウンカウンタ13はアップカウント
モードに設定される。
垂直同期信号の検出のための閾値となるアントゲ−) 
13 K設定された値N1が小さいと、複合同期信号a
にわずかなノイズが混入していても、アップダウンカウ
ンタ130カウント値fはこの値N、を超えてしまい、
垂直同期信号と誤認してしまうことになる。
そこで、アンドゲート13で設定される閾値な充分大き
な値N、に設定し、アップダウンカウンタ13のカラン
)fjfifが閾値NtK達する期間を長くする必要が
ある。このために、アップダウンカウンタ150カウン
ト値fが値N!になるまでの期間が長くなるが、(第4
図のflgの一点鎖線)第4図に示す垂直同期信号vs
のパルス幅TIよりも長くなると、垂直同期信号VS期
間の%LIとなる期間T、ではアップダウンカウンタ1
3はダウンカウンタする。この場合、アップダウンカウ
ンタ16がカウントするクロックパルスの周期が、期間
T、よりも充分短かい場合には問題はないが、同程度以
上であると、クロックパルスと複合同期信号aとの位相
関係によフては、サンプリング回路1oによるサンプリ
ング値が%I、Iとなることによるダウンカウント数に
違いが生じ、几−5pp14の出力信号g・ の立上り
時点、したがって、垂直同期信号の検出時点にバラツキ
が生ずることになる。
したがって、クロックパルスの繰り返し周波数を充分高
くする必要があるが、先述のように、ノイズによる影響
を防止する上に、アップダウンカウンタ13としては、
大きなカウント値を得ることができるビット数が大きな
ものが必要である。
このように、従来のデジタル方式の垂直同期信号分離装
置においても、やはりコストの低減化を図ろうとすると
、垂直同期信号の分離精度が低下するという欠点があ−
た。
〔発明の目的〕
本発明の目的は、上記従来技術の欠点を除き、ノイズの
影響を防止し、分離精度が向上した垂直同期信号分離装
置を提供するにある。
〔発明の概要〕
この目的を達成するために、本発明は、クロックパルス
を力9ント入カとし、複合同期信号のレベルに応じてア
ップカウントとダウンカラ/)+7)夫々のモードが設
定されるアップダウンカウンタが、該複合同期信号中の
垂直同期信号期間における低レベル期間、カウントモー
ドの転換を行なわないようにし、該垂直同期信号期間、
該アップダウンカウンタを一定のカウントモードに設定
するようにした点に特徴がある。
〔発明の実施例〕
以下、本発明の実施例を図面について説明する。
第5図は本発明による垂直同期信号分離装置の一実施例
を示すブロック図であって、17はインバータ、18.
19はD型フリッグフロツプ回路20.21はアンドゲ
ート、22は几−8−FFであり、第3図に対応する部
分には同一符号をつけている。また、各部の信号をアル
ファベットの符号で示しているが、第3図の信号に対応
する信号には同一符号をつけている。
第5図において、インバータ17.D型フリップフロッ
プ回路(以下、D、FFという)18゜19、アンドゲ
ート20.21および几−8,FF22が第3図のサン
プリング回路10に対応したアップダウンカウンタ15
のモード設定回路を構成しているが、この出力信号、つ
正り、几−8−FF22のQ端子の出力信号pは、入力
端子1からの複合同期信号aの水平同期信号および等化
パルスが連なる期間、レベル力いL“になるようにし、
また、複合同期信号aの垂直同期信号の期間、レベルが
%H’となるようにしている。アップダウンカウンタ1
5はこの出力信号pのレベルに応じてカウントモードが
設定され、出力信号pのレベル#”−’ L ’のとキ
、ダウンカウントモードとなり、′H′のとき、アップ
カウントモードとなる。したがって、アップダウンカウ
ンタ13は、複合同期信号aの垂直同期信号の期間のみ
アップカウントモードとなり、しかも、この垂直同期信
号の期間は、複合同期信号aにレベルの反転があやでも
、ダウンカウントモードには設定されない。なお、アッ
プダウンカウンタ13が負のカウント値をとらないこと
は、第3図のアップダウンカウンタ13と同様である。
これ以外の構成および動作は第3図に示した従来技術と
同様であるので、上記のモード設定回路の動作について
説明する。ここで、クロックパルスiの周期TOは、水
平同期信号H8のパルス幅Tsよりも大きいものとする
まず、入力端子1からの複合同期信号aが水平同期信号
H8が連なる期間であるとし、第6図を用いて説明する
。なお、第6図は第5図の各部の信号の関係を示すタイ
ミングチャートであって、各信号には第5図の対応する
符号をつけている。
入力端子8からのクロックパルスiは、アントゲ−) 
20.21に供給されるとともに、インバータ17で反
転されてl) 、 F p 1B、19のトリガ端子T
に供給される。
D−FF18は反転されたクロックパルスjの立上り毎
にデータ端子りに供給される複合同期信号aをサンプル
ホールドする。このとき、複合同期信号aは水平同期信
号H8が連なる期間であり、しかも、クロックパルスi
の周期は上記のように設定されているから、反転された
クロックパルスjの立上りが水平同期信号H8の期間T
B内に入るのは多くて一回であり、このために、D −
FF18のQ!子からは、反転されたクロックパルスj
の立上りが水平同期信号H8の期間TB内にあるときに
、反転されたクロックパルスjの立上りで立上り、クロ
ックパルスiの周期T、に等しいパルス幅のパルス信号
kが得られる。また、D−FF1BのQ端子からは、こ
のパルス信号にの反転されたパルス信号fが得うレる。
パルス信号にはアントゲ−)20とD・FF1qのデー
タ端子りとに供給され、また、パルス信号にはアントゲ
−)21に供給される。
D −FF19は反転されたクロックパルスjの立上り
毎にパルス信号kをサンプルホールドする。パルス信号
にのパルス幅はクロックパルスiの周期Toに等しいか
ら、Q端子にパルス信号にの立上りで立上り、クロック
パルスiの周期Toに等しいパルス幅のパルス信号!を
発生するとともに、Q端子にパルス信号Iの反転された
信号lを発生する。パルス信号lはアンドゲ−)20K
、tた、パルス信号1はアンドゲート21に供給される
アンドゲート20の出力信号mはB−B−pp22のセ
ット端子Sに供給され、その立上りで几−8−FF22
をセットし、また、アンドゲート21の出力信号nはR
−8−FF22のリセット端子几に供給され、その立上
りで几−8,FF22をリセットする0 ところで、アンドゲート20に供給されるノ(ルス信号
に、lは、互いにパルス幅TO72け時間的にづれてい
るために、同時に%H′となることはなく、アンドゲー
ト20はオフ状態にありてクロックパルスlは通過しな
いQこの結果、アンドゲート20の出力信号mは常時ゝ
L1であって、■−8−FF22はセットされない。こ
れに対して、アンドゲート21においては、)(ルス信
号kiは夫々パルス信号に、jの反転信号であるから、
パルス信号に、jのいずれか一方1H′となる期間以外
同時にIH’となり、この同時に%H’である期間クロ
ックパルス1を通過させる。このために、アンドゲート
21の出力信号nは通過したクロックパルスiを含み、
その立上りで几−8−FF22がリセットされる。
結局、几−8−FF22は、裏金同期信号aが水平同期
信号の連なる期間であるとき、リセット状態が維持され
、Q端子からの出力信号pは%L’となる。
以上の動作は、複合同期信号aが等化パルスの連なる期
間である場合にも、等化パルスは水平同期信号よりもパ
ルス幅が狭いことから、同様である。
次に、第7図を用い、入力端子1から複合同期信号aが
垂直同期信号vSの期間であるときの動作を説明する。
なお、第7図も第5図の各部の信号の関係を示すタイミ
ングチャートであって、各信号には第5図の対応する符
号をつけている。
° 複合同期信号aの垂直同期信号vSが入力端子aか
ら供給されると、D −FF18のQ端子からのパルス
信号にはこの垂直同期信号vSの立上り(すなわち、始
端)toの直後の反転されたクロックパルスjの立上り
から1H′となり、垂直同期信号vSの期間の1L′と
なる期間T。
で反転されたクロックパルスjの立上りが存在するとき
、その立上りからクロックツ(ルスiの周期Ill o
に等しい期間″″L′となるが、この期間以外は1■1
′である。また、このパルス信号kを反転されたクロッ
クパルスにでサンプルホールドするD −FF19のQ
端子からのパルス信号Iは、パルス信号によりもクロッ
クパルスの周期l1loだけ遅れた信号である。
しかるに、複合同期信号aの垂直同期信号VSの期間で
は、パルス信号に、Iは1いずれか1方が%L#である
か、同時に1H′であるかであり、これらが同時に%H
′となる期間アンドゲート2σはクロックパルスiを通
過させる。これに対して、パルス信号kが反転されたパ
ルス信号にとパルス信号!が反転されたパルス信号!と
は、いずれか一方が1L′であるか、同時に1L′であ
るas−fS−Lh、+Δ1J−3♂klf−rソ17
AFkg噛は七トフ状態になってクロックパルスiを通
過させない。
このようにして、アンドゲート20がクロックパルスi
を含む出力信号mを発生し、アンドゲート21の出力信
号nは% L tであり、l’L−8′FF22は出力
信号mの立上りでセクトされてそのQ端子から出力信号
pは1H′となる。
以上のように、R−8−FF22の出力信号pは、複合
同期信号aが垂直同期信号VSの期間のみH′となり、
アップダウンカウンタ13はアツプカウントモードに設
定され、これ以外の期間では、′L′となってアップダ
ウンカウンタ13はダウンカウントモードに設定される
。これは垂直同期−蚕号のレベルが反転したとき、七の
反転したレベルが、クロックパルスlによる2つの連続
せるサンプル点で変化がないときに、几−8・FF22
の状態が反転し、この結果、アップダウンカウンタ13
のカウントモードが切換わわることによるものであり、
かかるサンプル点のレベルを判定を、D−FF1tpe
アンドゲート20、および、D −FF19. アンド
ゲート21が行なフている。しかも、第3図に示した従
来技術と同様に、垂直同期信号VSの期間経過後、時定
数回路150作用によって几−8−FF14のQ端子か
らの出力信号gが立下り、この立下りによつてアップダ
ウンカウンタ13は零にリセットされ、かつ、アップダ
ウンカウンタ13は負のカウント値にならないようにリ
ミッタ作用を有している応)ら、アップダウンカウンタ
15は、複合同期信号aが垂直同期信号vSの期間以外
の期間でダウンカウントモードに設定されても、この期
間実質的にクロックパルスiをカウントしていないこと
になる。
この実施例では、水平同期信号H8のパルス期間Tsに
反転されたクロックパルスjの立上りが最大1個含まれ
るようにクロックパルスiの繰り返し周波数を設定する
ことにより、アップダウンカウンタ13のカウントモー
ドは反転せず、アップダウンカウンタ13は複合同期信
号aの垂直同期信号VSの期間にはクロックパルス五を
カウントしない。このことは、複合同期信号aのレベル
がクロックパルスiの周期TaM間で反転するときには
、几−8−FF22はこのレベル反転には追従しないこ
とによるものであって、アップダウンカウンタ13のモ
ード設定回路が、複合同期信号aの急激なレベル変化を
除く低域通過フィルタ効果を有していることになる。
この結果、複合同期信号aの垂直同期信号■Sの期間に
おいても(第7図)、その1Lルベル期間T、は水平同
期信号H8のパルス幅TSよりも狭いために、反転され
たクロックパルスjの立上りは高々1つ含まれるだけで
あり、したがって、この1L#レベル期間If、に影響
されずにアップダウンカウンタ13はアップカウントモ
ードに維持されるのである。したがって、垂直同期信号
■Sの始端t。からアップダウンカウンタ13のカウン
ト値がアンドゲート11で設定される閾値に達するまで
に要する時間は常に一定となり、垂直同期信号の分離精
度は著しく向上する。
また、クロックパルスiの周期は、水平同期信号H8の
パルス幅TSよりも大きく設定するものであるから、ク
ロックパルスiの繰り返し周波数は低く設定することが
でき、ノイズによる垂直同期信号の枳詔を防止するため
に、アップダウンカウンタ13の力9ント値がアンドゲ
ート11による閾値に達するまでのアップカウント期間
を長くしても、このカウント値は左程大きくならず、し
たがフて、アップダウンカウンタ13としてはビット数
の小さい安価なアップダウンカウンタを用ることができ
る。
なお、上記実施例では、クロックパルスiの周期Toを
水平同期信号H8の周期TSよりも大きく設定したが、
この周期TOを複合同期信号aの垂直同期信号vSの期
間における′″L’レベル期間T2よりも大きくなるよ
5に設定してもよい。この場合でも、この1Lルベル期
間TIでは、反転されたクロックパルスjの立上りは高
々1重合室れ、同様の効果を奏するものである。
この場合、水平同期信号H8の期間T8に反転されたク
ロックパルスjの立上りが2つ含まれることもあり得、
このために、R−8−FF22の出力信号pは1H′と
なるが、アンドゲート21の出力信号口の立上りにより
、几−8−FF22は直ちにリセットされ、出力信号中
の% H’の期間はクロックパルスiの2周期の期間で
ある。この期間アップカウント13はクロックパルスi
を2つアップカウントするが、直ちにダウンカウントモ
ードとなりてカウント値は零となす、垂直同期信号の分
離作用には影響しない。
なお、垂直同期信号の分離精度、すなわち、複合同期信
号aの垂直同期信号vSの始端Cto>からアップダウ
ンカウンタ16のカウント値がアンドゲート11による
閾値に達するまでの期間は、この垂直同期信号vSの始
端(io)からその直後の反転されたクロックパルスj
の立上りまでの時間によってばらつくが、これは高々ク
ロックパルス量の1周期分であり、極めて高い分離精度
が得られる。
第8図は本発明による垂直同期信号分離装置の他の実施
例を示すブロック図であって、25゜24はナントゲー
ト、25はDφF F 、 26.27.2829はT
型フリップフロッグ回路であり、第5図に対ル6する部
分には同一符号をつけて説明を一部省略する。
この実施例では、D°FF25によりて複合同期信号a
が1■(′であるか否かの判定を行ない、T型フリップ
フロップ回路(以下、T、FFという) 26.27お
よびT −F F 27,28により、複合同期信号a
が垂直同期信号■Sの期間であるか、あるいはそれ以外
の期間であるかの判定が行なわれるようにするものであ
る。複合同期信号aが垂直同期信号■Sの期間であると
きには、T・F F 26.27を動作状態、またT 
−II’ F 28.29をリセット状態とし、T−F
F27のQgN子からノ出力パルス信号によりてS−几
・FF22をセットし、垂直同期信号の期間以外では、
T、FF 26.27をリセット状態としてT −F 
F 2B、29をリセット解除し、T −FF29のQ
端子からの出力パルス信号にょうてS−R・FF22を
リセットする。この場合、T 、 F F 26,27
.28.29は入力の立下りでトリガされて反転される
ものであって、T −FF 27.29はリセットが解
除されてから2つ目のクロックパルスの立下りでQ端子
のレベルは1H′となり、同時にQ端子のレベルが1L
′となフてナントゲート23.24を閉じる。
第8図と第9図とにより、複合同期信号aが水平同期信
号H8の連なる期間であるときのこの実施例の動作につ
いて説明する。なお、第9図は第8図の各部の信号を示
し、第8図に対応する信号には同一符号をつけている。
また、入力端子8からのクロックパルスiの繰り返し周
波数は、第5図で示した実施例と同様である。
D −FF25は複合同期信号aのレベルをクロックパ
ルスiの立上りでサンプルボールドし、クロックパルス
iの立上りが水平同期信号HSのパルス期間Ts内にあ
るとき、この立上りからクロックパルスiの周期Toに
等しい幅の′H′のパルス信号qがD−FF25のQ端
子から得られ、そのQ端子からは、パルス信号qの反転
されたパルス信号qが得られる。パルス信号qはT 、
 F F 26,27のリセット端子几に供給され、T
・F F 26.27は、パルス信号qカいH′のとき
にセット状態S 、 ’L’のときにリセット状態比と
なる(第9図8.)。また、パルス信号qはT −F 
F 2B、29のリセット端子Hに供給され、同様に、
パルス信号qが%H′のときにD−FF28.29はセ
ット状gs、’L’のときにリセット状態となる(第9
図8.)。
T −FF26のQ端子からの出力信号Sは、リセット
状態比のとき、′H1であり、また、T・FF 27の
Q、Q端子からの出力信号u、uは夫s、 % l、 
I 、 % )(Iである。この出力信号u#いH′で
あることにより、クロックパルスiが供給されるナント
ゲート23の出力信号rはクロックパルスiが反転され
た信号であり、この出力信号rの立下りがT−FF26
のトリガ入力となるが、T 、FF26はリセット状態
比にあるためにトリガされず、したがって、T −FF
26 、27は反転しない。このために、T、FF27
からの出力信号Uは’L’L/へA/が維持され、R−
8−FF22はセット入力が供給されない。
また、パルス信号qが%H’となつてT−FF26.2
7がリセット解除されると、そのリセット解除後のナン
トゲート23の出方信号rの最初の立下りがT −FF
26されるときKは、クロックパルスiの立」二りでT
 −FF25はリセット状態几となるから、T −FF
26はトリガされず、出力信号Sのレベルは変化しない
。したがって、T −FF27のQ端子の出力信号Uは
L′になつたままであつて、垂直同期信号aの水平同期
信号HSが連なる期間、几−8−FF22にはセット入
力が供給されない。
一方、T 、 F F 2B、29のセット、リセット
状態は、T −FF 26,27のセット、リセット状
態と逆である。
T −F F 2B、29がリセット状憩几では、T・
FF2Bの出力信号Wは’H’、T −FF29のQ端
子の出力信号Xは’L’ 、 Q端子の出方信号iはH
′である。したがりて、クロックパ/l/ スt カ供
給されるナントゲート24の出力信号vはクロツクパル
スiが反転された信号である。
T −F F 28.29がリセット解除されると、解
除後の出力信号Vの最初の立下りで’l’ 、 FF2
Bはトリガされ、その出力信号Wは% HIから1L′
に反転する。出力信号Vの次の立下りでT−FF田は再
びトリガされ、出力信号Wは%L’から1H′。
へ反転する。この反転(立下り)時点1.でT・FF2
9はトリガされ、Q!24子からの出力信号Xは1L′
から% l(Iに反転される。この反転によってR−8
−FF22はリセットのトリガがかかり、Q!子からの
出力信号pは% L Iになる。
これと同時に(時刻t1) 、 T −FF29のQ端
子からの出力信号Xは1Hzから1L′に反転する。
このために、ナントゲート24の出力信号Vは上記の立
下り(時刻tn後直ちにq″H′となり、ナントゲート
24にクロックパルスiが供給されていても、その出力
信号Vは1H′に維持される。
したがりて、T −FF2Bはトリガされることなく、
T −FF−29は上記の状111(すなわち、出力信
号X力いH′、出力信号X力いL’の状1m1)を持続
する。
この状態は、次のT −F F 28.29がリセット
状態几になるまで続き、リセット状態几となると、再び
上記の動作を行なつて几−8−FF22はリセットトリ
ガされる(時刻1.)っこのようにして、複合同期信号
aが水平同期信号H8の連なる期間では、几−8−FF
22はセットされず、リセット状態が維持され、その出
力信号pが1L′のままの状態にあってアクプダウンカ
ウンタ15はダウンカウントモードに設定される。この
モード期間では、先の実施例と同様に、実質的にアップ
ダウンカウントモードはカウント動作を行なっていない
以上の動作は、複合同期信号aが等化パルスが連なる期
間においても同様である。
次に、第10図を用い、複合同期信号aが垂直同期信号
vSの期間である場合の第8図の実施例の動作を説明す
る。なお、第10図は第8図の各部の信号を示し、第8
図に対応する信号には同一符号をつけている。
D −FF25のQ端子から出力信号qは、複合同期信
号aの垂直同期信号■Sの始端t0までは、′″L’L
’レベルが、この始端t0の直後の最初のクロックパル
スiの立上りから1H′となる。垂直同期信号vSの期
間の1Llレベル期間T、内にクロックパルスiの立上
りが存在するときには、出力信号qは1L′となるが、
この%Lルベルの期間はクロックパルスIの周期T。
に等しい。T −F F 26.27は、この出力信号
qの%H’期間セット状BSに % L I期間リセッ
ト状態几になる。また、この出力信号qの反転出力信号
qにより、T −F F 2B、29はT −FF28
とは逆の状態となる。
そこで、垂直同期信号vSの始端t0後の最初のクロッ
クA)vスミの立上りでT−FF26゜27がセクト状
sSとなると、T、FF26はナントゲート23の出力
信号rの最初の立下りでトリガされて状態が反転し、そ
のQ端子からの出力信号S力いH′から1L′になる。
そして、出力信号rの次の立下りで再び出力信号SはL
′から% HIに反転するが(時刻t、)、この反転(
立上り)によフてT −FF27はトリガされ、状態が
反転してQ端子の出力信号Uは1L′から1H′に、Q
端子の出力信号Uは% HIかも1L′に反転する。こ
の出力信号Uの反転(立上り)によフて几−8−FF2
2はセットされ、Q端子からの出力信号pは% L t
から111′に反転する。
これとともに、T −FF27のQ4子からの出力信号
Uが1L′になりたことから、ナントゲート25の出力
信号rは先の立下り時点t、後直ちに%H’となり、ク
ロックパルスiにかかわらず″H′に保持され、以後、
’I’ −FF2(5、27はトリガされずに出力信号
Uは% Heに保持される。
先に述べたよ5に、垂直同期信号vSの期間中の1Lル
ベルの期間T、により、T−FF21S。
27はリセットされ、T−FF27の出力信号U。
Uは夫々%L#、%HIとなるが、リセット解除後の最
初のナントゲート23の出力信号rの立下’)によって
T −FF26が反転し、出力信号rの次の立下り(時
刻1.)でT−FF26がさらに反転することによつて
’I’−FF27はトリガされ、Q端子からの出力信号
【1が′″L′から″H′に反転してS−几・FF22
はセットトリガされる。
一方、T −F F 28.29 ハ、m直同期信号V
 Sの始端1o直後のクロックパルスiの立上りにより
、セット状Bsからリセット状態几に反転される。この
ために、先に述べたように、′H′とありたT 、FF
2BのQからの出力信号Wはそのまま%H’に保持され
るが、夫々%HI、%L#にあったT −FF29のQ
、Q端子からの出力信号X。
Xは、反転して夫々%L#、%H#となる。
そこで、ナントゲート24の出力信号Vは、出力信号マ
が1H′となりたことから、クロックパルスiの反転さ
れたパルス信号となる。この出力信号Vの立下りはT−
FF2eのトリガ入力となるが、T −FF2Bはリセ
ット状態几にあるから、トリガされない。したが1て、
T −FF29の出力信号X、マは夫々%L# 、 %
l(#に保持される。
垂直同期信号vSの期間中の%L’レベル期間TtKよ
り、T−FF2B、29はセ:z)状MSとなり、T−
FF2Bにはナントゲート24の出方信号Vが供給され
るが、このセット状6sの期間はクロックパルスiの周
期Toに等しいから、出力信号Vの立下り時点ではT 
−FF2aはリセット状態几に反し、このために、T−
FF28はトリガされない。
したがって、T −FF29は反転せず、その出力信号
Xは1L′に維持される。したがって、几−8−FF2
2はリセットトリガされることはな(1゜ 以上のように、この実施例では、第9図、第1o図カラ
HAラカナヨ5 K、 R−S 、FF22 ハ、T 
−F F 27.29 )−にット状態がクロックパル
ス量の2周期分以上継続しないと、反転せず、複合同期
信号aのレベルが反転した後、この反転されたレベルが
クロックパルスiによる3つのサンフル点で一致しては
じめて几−8−FF22は反転し、アクラダ9ンカウン
タ130カウントモードの切換えが行なわれる。したが
って、クロックパルスiの周期と同程度、あるいは、そ
の以下の時間軸の垂直同期信号vSの期間の′Lルベル
期間T、によってアップダウンカウンタ13のカウント
モードの切換えは発生せず、先の実施例と同様の効果を
得ることができる。
以上、2つの実施例においては、第3図に示した従来技
術と同様に、たとえば、アンドゲート13の立上りでも
つで複合同期信号aから分離された垂直同期信号の始端
とすることができ、したがって、複合同期信号中の垂直
同期信号よりも一定時間遅れた垂直同期信号を得ること
ができる。かかる垂直同期信号は、たとえば、ビデオテ
ープレコーダの録画時に記録するコントロール信号や録
画用の回転ヘッドの回転位相を映像信号と同様させるた
めの信号として用いることができる。
第11図はかかるコントロール信号を発生させるための
本発明による垂直同期信号分離装置のさらに他の実施例
を示すブロック図であフて、ろ0はアントゲ−F、31
は几−8−FF、g2は定電圧源、35は切換スイッチ
、34はリセットパルス発生器であり、第8図に対応す
る部分には同一符号をつけて説明を一部省略する。
第11図において、切換スイッチ33は几−8・FF2
2の出力信号と定電圧源32からのq″H’の定電圧と
を切換えるものであブC1几−8 、 FF31のQ端
子からの出力信号)・によって制御され、出力信号yが
″1(′のとき、接点の側に閉じて定電圧源32かもの
定電圧が、また、出力信号yが1L#のとき、接点す側
が閉じて几−8−FF22の出力信号が夫々アップダウ
ンヵ9ンタ13のカウントモードな設定する。
アップダウンカウンタ15には、常時、入力端子8から
のクロックパルスiが供給される。几−8−FF51が
リセット状態にあるときには、そのQ端子からの%HI
の出力信号により、スイッチ回路16はオン状態にあり
、立上り検出器9からのパルスによ1て几−8−FF1
4はセット状態にあり、また、几−8−FF51のQ端
子の出力信号ybいL′であることから、切換スイッチ
33は接点す側に閉じており、アップダウンカウンタ て、第8図に示した実施例のように動作する。
そこで、アップダウンカウンタ13のカウント値がアン
ドゲート11に設定される閾値になると、アンドゲート
11は’ H ’のパルスを発生し、先に述べたように
、分離された垂直1司期信号の始端を表わすこのノくル
スの立上りでR − S 、F]lz4がリセットされ
、同時に、R−S−FFJ1カーヒ7トされる。几−S
,FF14カーリセツトされるとそのQ9M子からの出
力信号カー1H′となり、その立上りが分離された垂直
同期信号の始端を表わしている。したがって、R−S−
FF14のQ端子から垂直同期信号が得られる。
これとともに、B−S.FF31のQ!子からの出力信
号)・が′H′となり、切換スィッチ33ヲ1接点a側
に切換って定電圧源62力)らの%H′の定電圧がアッ
プダウンカウンタ13に供給される。
このために、アップダウンカウンタ16はアップカウン
トモードが継続する。また、S−几・FF31のQ端子
からの出力信号は% L Iとなり、スイッチ回路16
がオフ状態となって几−S − FF14はリセット状
態が維持される。
アンドゲート60では、アンドゲート11よりも大きい
閾値が設定されており、アップダウンカウンタ13のカ
ウント値がこの閾値に達すると、アンドゲート30の出
力信号は− H ’となり、その立上りで几−S − 
FF51はリセットされる。これによってQ端子の出力
信号yは′L′となり、切換スイッチ33は接点す側に
切換わるとともに、Q端子の出力信号が1H′となるこ
とからスイッチ回路16はオン状態となつて几−S −
 FF14はリセット状態となり、そのQ端子からの出
力信号は1L′となる。
一方、これと同時に、アンドゲート30の出力信号の立
上りから、リセットパルス発生器34でリセットパルス
が形成され、このリセットパルスにより、アップダウン
カウンタ13は零にリセットされる。
このようにして初期の状態に戻り、再び同じ動作を行な
5。
アンドゲート30の閾値は、アンドゲート11の閾値に
よって設定される分離された垂直同期信号の位相に対し
、コントロール信号が所定の位相となるように設定され
るものであり、アントゲ−)30の出力信号の立上りが
コントロール信号の位相を表わす。したがって、几−S
−FF14のQ端子からの出力信号の立上りが分離され
た垂直同期信号の位相を、また、その立下りが一f’ン
トロール信号の位相を表わしている。
このようにして、この実施例では、垂直同期信号ばかり
でなく、垂直同期信号に対して所定の位相関係にあるコ
ントロール信号をも同時に形成することができる。しか
し、この実施例では、コントロール信号ばかりでなく、
回転ヘッドの回転位相制御のための基準信号など垂直同
期信号と所定の位相関係にある任意の信号を同時に形成
することができる。また、所定の閾値を設定するアンド
ゲートと几−S.FFをさらに追加することにより、垂
直同期信号に所定の位相関係がある多数の信号を同時に
得ることができる。
なお、この実施例では、リセットパルスによりてアップ
ダウンカウンタ15がリセット状態る時点は、複合同期
信号aの垂直同期信号の期間以外の期間でなければなら
ない、これはアントゲ−) IL30が誤動作を生じな
いようにするために必要である。
〔発明の効果〕
以上説明したように、本発明によれば、複合同期信号の
レベル反転後接数のサンプリング点におけるレベルの一
致,不一致によってアップダウンカウンタのカウントモ
ードの切換えを行なうものであるから、該複合同期信号
の短かい期間でのレベル反転では該アップダウンカウン
タのカウントモードは変化せず、該複合同期信号の垂直
同期信号の期間では、該アップダウンカウンタは一定の
カウントモードで動作して垂直同期信号の分離精度が向
上するし、また、ノイズによる垂直同期信号の誤認を防
止することができ、さらに、比較的低い繰り返し周波数
のクロックパルスを用いることができて前記アップダウ
ンカウンタの構成を簡略化することができ、固体回路化
も極めて容易になるものであつて、上記従来技術にない
優れた機能の垂直同期信号分離装置を低コストで提供す
ることができる0
【図面の簡単な説明】
第1図は従来の垂直同期信号分離装置の一例を示すブロ
ック図、第2図は第1図の各部の信号を示す波形図、第
3図は従来の垂直同期信号分離装置の他の従来例を示す
ブロック図、第4図は第3図の各部の信号のタイミング
チャート。 第5図は本発明による垂直同期信号分離装置の一実施例
を示すブロック図、第6図および第7図は第5図の実施
例の動作を説明するためのタイミングチャート、第8図
は本発明による垂直同期信号分離装置の他の実施例を示
すブロック図、第9図および第10図は第8図の実施例
の動作を説明するためのタイミングチャート、第11図
は本発明による垂直同期信号のさらに他の実施例を示す
ブロック図である。 1・・・複合同期信号入力端子、 8・・・クロックパルス入力端子、 11・・・アンドゲート、 13・・・アップダウンカウンタ、 17・・・インバータ、 18 、19・・・D型フリップフロップ回路、20 
、21・・・アンドゲート、 22・・・几−8型フリップフロップ回路、23 、2
4・・・ナントゲート、 25・・・D型フリップ70ツブ回路、26 、27 
、28 、29・・・T型フリッグフロップ回路。 代理人弁理士 高 橋 明 夫 躬 l圀 !J2図 63 図 躬 4 m ′!JJ s 閃 −[厚11717ゴ] に−老 第 8 図 J5?ID Z、 し2 1) to図 第1頁の続き ■発明者加納 賢二 @発明者坂江 鉄男

Claims (1)

  1. 【特許請求の範囲】 複合同期信号のレベルに応じてカウントモードが設定さ
    れるアップダウンカウンタがクロックパルスをカウント
    し、該アップダウンカウンタのカウント値を検出するこ
    とにより、該複合同期信号の垂直同期信号を検出するよ
    うにした垂直同期信号分離装置において、該複合同期信
    号を該クロックパルスにもとづいてサンプリングし該複
    合同期信号のレベルを検出する第1の手段と、該複合同
    期信号のレベル反転後該クロックパルスにもとづく該複
    合同期信号の連続せる複数のサンプリング点のレベルが
    一致しているか否かを判定する第2の手段と、該第2の
    手段の判定によって前記アップダウンカウンタのカウン
    トモードな設定する第3の手段とを設け、前記複数のサ
    ンプリング点のレベルが全て一致したときに、前記アッ
    プダウンカウンタのカウリ【ヱーL+ムt jfKIし
    謙ザシ入し機々l諷−tも編機とする垂直同期信号分離
    装置。
JP18026783A 1983-09-30 1983-09-30 垂直同期信号分離装置 Pending JPS6074781A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18026783A JPS6074781A (ja) 1983-09-30 1983-09-30 垂直同期信号分離装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18026783A JPS6074781A (ja) 1983-09-30 1983-09-30 垂直同期信号分離装置

Publications (1)

Publication Number Publication Date
JPS6074781A true JPS6074781A (ja) 1985-04-27

Family

ID=16080244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18026783A Pending JPS6074781A (ja) 1983-09-30 1983-09-30 垂直同期信号分離装置

Country Status (1)

Country Link
JP (1) JPS6074781A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5031041A (en) * 1989-04-20 1991-07-09 Thomson Consumer Electronics, Inc. Digital detector/filter for synchronizing signals

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5031041A (en) * 1989-04-20 1991-07-09 Thomson Consumer Electronics, Inc. Digital detector/filter for synchronizing signals
TR26225A (tr) * 1989-04-20 1995-02-15 Thomson Consumer Elektronics I DIKINE SENKRONIZASYON SAGLAYAN SINYAL DEDEKTÖRü.

Similar Documents

Publication Publication Date Title
US5332956A (en) Motor rotation controlling device
JPS5930333B2 (ja) 周波数制御回路
US3939438A (en) Phase locked oscillator
JPS6340370B2 (ja)
US4504862A (en) Digital circuit for generating a binary signal on the occurrence of a given frequency ratio of two signals
US4775811A (en) Phase comparator
US4159481A (en) Synchronizing signal selecting circuit
JPS6118393B2 (ja)
JPH02121590A (ja) 位相ロック回路
US3958133A (en) Digital noise discriminator
US4734630A (en) Method and apparatus for phase comparison adapted to produce an error signal against an input signal having a relatively wide range of phase and frequency variation
US4562394A (en) Motor servo circuit for a magnetic recording and reproducing apparatus
EP0249987B1 (en) Vertical driving pulse generating circuit
JPH0218636B2 (ja)
JP3025702B2 (ja) ロック検出回路
SU1166332A1 (ru) Устройство тактовой синхронизации
SU1462413A1 (ru) Устройство дл синхронизации сигналов воспроизведени цифровой информации
JPS61288574A (ja) 同期分離回路
JPH0352069Y2 (ja)
JPH0119669B2 (ja)
JPS6116678A (ja) フイ−ルド同期信号発生回路
JPH01214284A (ja) 電動機制御装置
JPS60111577A (ja) 垂直同期装置
JPH0767082B2 (ja) 分周装置
JPH02100587A (ja) 色信号複調装置