JPS6075870A - 陰極線管表示装置 - Google Patents
陰極線管表示装置Info
- Publication number
- JPS6075870A JPS6075870A JP58183618A JP18361883A JPS6075870A JP S6075870 A JPS6075870 A JP S6075870A JP 58183618 A JP58183618 A JP 58183618A JP 18361883 A JP18361883 A JP 18361883A JP S6075870 A JPS6075870 A JP S6075870A
- Authority
- JP
- Japan
- Prior art keywords
- display
- interlaced
- cathode ray
- ray tube
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、２対１のインターレース比を有するインター
レース形表示制御回路と、ノンインターレース形表示制
御回路とにより制御された映像信号を同一表示部に重畳
して表示する陰極線管表示装置に関する。
レース形表示制御回路と、ノンインターレース形表示制
御回路とにより制御された映像信号を同一表示部に重畳
して表示する陰極線管表示装置に関する。
従来から、２つ以上の表示回路を同一表示部に重畳して
表示する場合には、それぞれの水平走査周波数、ならび
に垂直走査周波数が同一でなければ重畳できないことは
周知のことである。したがって、インターレース表示制
御回路、ならびにノンインターレース表示制御回路の表
示を重畳し、一つの画面に表示することは原則的に不可
能であった。なぜならば、ｎを任意の整数とすれば、イ
ンターレースの垂直のラスタ数は（ｎ−１−ｏ、ｓ）本
であり、ノンインターレースの垂直ラスタ数はｎにしか
なシ得ないからである。したがって、上記画面を重畳し
て表示しようとすると、水平走査時間が同一であるため
、−回の垂直走査ごとに０．５本づつインターレースと
ノンインターレースとの表示がずれるという欠点があっ
た。
表示する場合には、それぞれの水平走査周波数、ならび
に垂直走査周波数が同一でなければ重畳できないことは
周知のことである。したがって、インターレース表示制
御回路、ならびにノンインターレース表示制御回路の表
示を重畳し、一つの画面に表示することは原則的に不可
能であった。なぜならば、ｎを任意の整数とすれば、イ
ンターレースの垂直のラスタ数は（ｎ−１−ｏ、ｓ）本
であり、ノンインターレースの垂直ラスタ数はｎにしか
なシ得ないからである。したがって、上記画面を重畳し
て表示しようとすると、水平走査時間が同一であるため
、−回の垂直走査ごとに０．５本づつインターレースと
ノンインターレースとの表示がずれるという欠点があっ
た。
本発明は、ノンインターレース表示制御回路の表示信号
を生成するための基本クロックを、帰線期間に変化させ
るように構成したクロック補正回路を具備して擬似イン
ターレース信号を生成し、インターレース表示信号と重
畳して表示させることができる陰極線管表示装置を提供
することを目的とする。
を生成するための基本クロックを、帰線期間に変化させ
るように構成したクロック補正回路を具備して擬似イン
ターレース信号を生成し、インターレース表示信号と重
畳して表示させることができる陰極線管表示装置を提供
することを目的とする。
本発明の構成は陰極線管表示部と、インターレース表示
制御回路と、基本クロック生成回路と。
制御回路と、基本クロック生成回路と。
映像信号変換回路と、ノンインターレース表示制御回路
と、同期補正回路とを備えたものである。
と、同期補正回路とを備えたものである。
陰極線管表示部はＣＲＴを含み、表示を行うためのもの
である。インターレース表示制御回路は、陰極線管表示
部でインターレース表示できるように、インターレース
して映像信号を供給するためのものである。基本クロッ
ク生成回路は、陰極線管表示部での表示のタイミングを
決定する基本クロックを供給するだめのものである。映
像信号変換回路は、陰極線管表示部で表示するのに適す
るように映像信号を変換して陰極線管表示部を駆動する
ためのものである。ノンインターレース表示制御回路は
、インターレース表示のほかにノンイータ−レース表示
も可能にするだめのものである。
である。インターレース表示制御回路は、陰極線管表示
部でインターレース表示できるように、インターレース
して映像信号を供給するためのものである。基本クロッ
ク生成回路は、陰極線管表示部での表示のタイミングを
決定する基本クロックを供給するだめのものである。映
像信号変換回路は、陰極線管表示部で表示するのに適す
るように映像信号を変換して陰極線管表示部を駆動する
ためのものである。ノンインターレース表示制御回路は
、インターレース表示のほかにノンイータ−レース表示
も可能にするだめのものである。
同期補正回路は ノンインターレース表示に際して、同
期を補正するためのものである。本発明は、ノンインタ
ーレース表示制御回路の映像信号を重畳させて表示する
際に、−回の垂直走査ごとに０．５本づつラスク表示が
ずれる点を利用し、二回の垂直走査ごとにノンインター
レース表示制御回路に入力されるクロック周期を長くし
て垂直帰線期間に１水平走査期間に相当する時間だけ映
像信号を遅延させることにより同期補正回路で二回の垂
直走査に対して一回の周期をとるように構成したもので
ある。
期を補正するためのものである。本発明は、ノンインタ
ーレース表示制御回路の映像信号を重畳させて表示する
際に、−回の垂直走査ごとに０．５本づつラスク表示が
ずれる点を利用し、二回の垂直走査ごとにノンインター
レース表示制御回路に入力されるクロック周期を長くし
て垂直帰線期間に１水平走査期間に相当する時間だけ映
像信号を遅延させることにより同期補正回路で二回の垂
直走査に対して一回の周期をとるように構成したもので
ある。
本発明の動作原理は以下に説明するとおシである。イン
ターレース方式の１垂直走査周期は、（ｎ＋ｏ、ｓ）本
の走査本数で示されることは周知であ、す、ノンインタ
ーレース方式の一回の垂直走査周期はｎ本の走査本数で
示されることも周知である。したがって、インターレー
ス方式の二回の垂直走査同期には（ｎ＋０．５）Ｘ’２
＝（２ｎ＋１）の走査本数が含まれ、ノンインターレー
ス方式では（ｎ）Ｘ２＝２ｎの走査本数が含まれている
。
ターレース方式の１垂直走査周期は、（ｎ＋ｏ、ｓ）本
の走査本数で示されることは周知であ、す、ノンインタ
ーレース方式の一回の垂直走査周期はｎ本の走査本数で
示されることも周知である。したがって、インターレー
ス方式の二回の垂直走査同期には（ｎ＋０．５）Ｘ’２
＝（２ｎ＋１）の走査本数が含まれ、ノンインターレー
ス方式では（ｎ）Ｘ２＝２ｎの走査本数が含まれている
。
したがって、インターレース方式とノンインターレース
方式とを共用すると表示画面がずれてしまうという問題
がある。したがって、（２ｎ＋１）と２ｎとの周期が等
しくなるよう洗二回の垂直帰線時間のどちらか一方に１
走査線分に相当する時間だけ、水平走査周期を延ばすよ
うにゎＩ成すればよい。
方式とを共用すると表示画面がずれてしまうという問題
がある。したがって、（２ｎ＋１）と２ｎとの周期が等
しくなるよう洗二回の垂直帰線時間のどちらか一方に１
走査線分に相当する時間だけ、水平走査周期を延ばすよ
うにゎＩ成すればよい。
以上が本発明の原理である。
一次に、図面によシ本発明の詳細な説明する。
第１図は、本発明の一実施例を説明するブロック図であ
る。第１図において、１は基本クロック発生回路、２は
インターレース表示制御回路、６は映像信号変換回路、
４は陰極線管表示部、５は同期補正回路、６はノンイン
ターレース表示回路である。第１図において、基本クロ
ック発生回路１の出力クロックを基本としてインターレ
ース表示制御回路２が動作し、インターレース表示制御
回路２の出力は映像信号変換回路６を経由して陰極線管
表示部４へ入力されるｒ方、周期補正回路５は同一の基
本クロックを基本り；ンク発生回路１から取出し、あら
かじめ定められた上記方式によりノンインターレース表
示制御回路６へ入力するだめのものである。
る。第１図において、１は基本クロック発生回路、２は
インターレース表示制御回路、６は映像信号変換回路、
４は陰極線管表示部、５は同期補正回路、６はノンイン
ターレース表示回路である。第１図において、基本クロ
ック発生回路１の出力クロックを基本としてインターレ
ース表示制御回路２が動作し、インターレース表示制御
回路２の出力は映像信号変換回路６を経由して陰極線管
表示部４へ入力されるｒ方、周期補正回路５は同一の基
本クロックを基本り；ンク発生回路１から取出し、あら
かじめ定められた上記方式によりノンインターレース表
示制御回路６へ入力するだめのものである。
第２図は、第１図による本発明の陰極線管表示装置の動
作タイミング例を示す図である。第２図の実例では、１
垂直周期が６．５本の水平走査本数から成立つものであ
る。第２図では理解を容易にするため、水平走査本数を
少なくして説明するが、実際には通常のラスク走査と同
様の水平走査本数を有するものである。インターレース
表示制御の水平同期信号Ｈ８ＹＮＣ，垂直同期信号ＶＳ
ＹＮＣ。
作タイミング例を示す図である。第２図の実例では、１
垂直周期が６．５本の水平走査本数から成立つものであ
る。第２図では理解を容易にするため、水平走査本数を
少なくして説明するが、実際には通常のラスク走査と同
様の水平走査本数を有するものである。インターレース
表示制御の水平同期信号Ｈ８ＹＮＣ，垂直同期信号ＶＳ
ＹＮＣ。
映像信号ＶＩＤＥＯなどのタイミングに合わせてノンイ
ンターレース表示制御の※印の部分が０．５本分だけ延
び、インターレース表示制御に同期している。コノとき
、Ｈ８ＹＮＣ、ＶＳＹＮＣなどツインターレース側の信
号は表示部に入力されるが、ノンインターレース側の信
号は表示部には入力されない。
ンターレース表示制御の※印の部分が０．５本分だけ延
び、インターレース表示制御に同期している。コノとき
、Ｈ８ＹＮＣ、ＶＳＹＮＣなどツインターレース側の信
号は表示部に入力されるが、ノンインターレース側の信
号は表示部には入力されない。
以上説明したように、本発明においてはインターレース
表示制御回路の出力と、ノンインターレース表示制御回
路の出力とを垂直帰線期間内に補正回路を備えて補間補
正することによυ、上記イレ レ ンターφｄ−ス信号とノンインターレ−ス信号とを同時
に重畳して表示させることが可能である□という効果を
有する。
表示制御回路の出力と、ノンインターレース表示制御回
路の出力とを垂直帰線期間内に補正回路を備えて補間補
正することによυ、上記イレ レ ンターφｄ−ス信号とノンインターレ−ス信号とを同時
に重畳して表示させることが可能である□という効果を
有する。
第１図は、本発明による陰極線管表示装置の一実施例を
示すブロック図である。 第２図は、第１図に示す陰極線管表示装置の動作例を示
すタイミングチャートである。 １・・・基本クロック発生回路 ２・・［株］インターレース表示制御回路３・・・映像
信号変換回路 ４・・・陰極線管表示部 ５・・・同期補正回路 ６・・拳ノンインターレース表示回路
示すブロック図である。 第２図は、第１図に示す陰極線管表示装置の動作例を示
すタイミングチャートである。 １・・・基本クロック発生回路 ２・・［株］インターレース表示制御回路３・・・映像
信号変換回路 ４・・・陰極線管表示部 ５・・・同期補正回路 ６・・拳ノンインターレース表示回路
Claims (1)
- ＣＲＴを含み表示を行うための陰極線管表示部と、前記
陰極線管表示部でインターレース表示できるようインタ
ーレースして映像信号を供給するだめのインターレース
表示制御回路と、前記表示のタイミングを決定するよう
に基本クロックを供給するための基本クロック生成回路
と、前記陰極線管表示部で表示するのに適したように前
記映像信号を変換して前記陰極線管表示部を駆動するだ
めの映像信号変換回路と、前記インターレース表示のほ
かにノンインターレース表示も可能にするようノンイン
ターレースして映像信号を供給するだめのノンインター
レース表示制御回路と、前記ノンインターレース表示に
際して同期を補正するだめの同期補正回路とを具備し、
前記ノンインターレース表示制御回路の映像信号を重畳
させて前記表示を行う際に、１回の垂直走査ごとに０．
５本づつラスタ表示がずれる点を利用し、２回の前記垂
直走査ごとに前記ノンインターレース表示制御回路に入
力されるクロック周期を長くして、前記垂直走査の垂直
帰線期に１水平線期間に相当する時間だけ前記映像信号
を遅延させることによシ、前記同期補正回路で前記２回
の垂直走査に対して一回の周期をとるように構成したこ
とを特徴とする陰極線管表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58183618A JPS6075870A (ja) | 1983-09-30 | 1983-09-30 | 陰極線管表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58183618A JPS6075870A (ja) | 1983-09-30 | 1983-09-30 | 陰極線管表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6075870A true JPS6075870A (ja) | 1985-04-30 |
Family
ID=16138926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58183618A Pending JPS6075870A (ja) | 1983-09-30 | 1983-09-30 | 陰極線管表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6075870A (ja) |
-
1983
- 1983-09-30 JP JP58183618A patent/JPS6075870A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU733582B2 (en) | Video display apparatus and video display method | |
| JPH0423994B2 (ja) | ||
| KR100332329B1 (ko) | 영상신호변환장치 | |
| JPH0810912B2 (ja) | ス−パ−インポ−ズ装置 | |
| KR950009698B1 (ko) | 엔티에스씨/에치디티브이(ntsc/hdtvm) 듀얼 리시버의 라인 트리플러 | |
| JPS6075870A (ja) | 陰極線管表示装置 | |
| JP3695861B2 (ja) | スキャンコンバータ | |
| JP3360332B2 (ja) | ビデオ信号処理装置 | |
| JPH0515349B2 (ja) | ||
| JPS6112274B2 (ja) | ||
| JPS595781A (ja) | 水平走査方式 | |
| JP3083044B2 (ja) | 映像合成回路 | |
| KR100196845B1 (ko) | 컴퓨터와텔레비젼의영상신호인터페이스장치 | |
| JPS6150474A (ja) | 走査変換装置 | |
| JPH0724853Y2 (ja) | 映像機器用複合同期信号発生回路 | |
| KR100280848B1 (ko) | 비디오 주사방식 변환회로 | |
| JP2592264B2 (ja) | ビデオ信号発生装置 | |
| JPS61125294A (ja) | テレビジヨン受信機 | |
| JPH05143040A (ja) | 映像合成方法および外部同期表示装置 | |
| JPS6382180A (ja) | 映像信号変換装置 | |
| JPH03101575A (ja) | テレビジョン受信機 | |
| JPS6265585A (ja) | デジタルコンバ−ゼンス調整信号発生器 | |
| JP2000023107A (ja) | 映像信号処理回路 | |
| JPS6363283A (ja) | フイ−ルドダブルスキヤン用偏向回路 | |
| JPH0370288A (ja) | スキャンコンバータ |