JPS6076894A - 通話路制御方式 - Google Patents

通話路制御方式

Info

Publication number
JPS6076894A
JPS6076894A JP18314883A JP18314883A JPS6076894A JP S6076894 A JPS6076894 A JP S6076894A JP 18314883 A JP18314883 A JP 18314883A JP 18314883 A JP18314883 A JP 18314883A JP S6076894 A JPS6076894 A JP S6076894A
Authority
JP
Japan
Prior art keywords
switch
division switch
time
highway
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18314883A
Other languages
English (en)
Inventor
Koichi Murata
村田 幸一
Tatsuro Takahashi
達郎 高橋
Takashi Tokushima
徳島 尚
Shinobu Gohara
郷原 忍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
NEC Corp
NTT Inc
Original Assignee
Hitachi Ltd
NEC Corp
Nippon Telegraph and Telephone Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, NEC Corp, Nippon Telegraph and Telephone Corp, Nippon Electric Co Ltd filed Critical Hitachi Ltd
Priority to JP18314883A priority Critical patent/JPS6076894A/ja
Publication of JPS6076894A publication Critical patent/JPS6076894A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04QSELECTING
    • H04Q11/00Selecting arrangements for multiplex systems
    • H04Q11/04Selecting arrangements for multiplex systems for time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、時分割交換機の通話路制御方式に関する。
従来、第1図に示すように、−次時分割スイッチ2と、
二次時分割スイッチ3と、空間分割スイッチ4とを備え
て一次時分割スイッチ2の入力ハイウェイの任意のタイ
ムスロット(通話チーYネル)上の信号を二次時分割ス
イッチ3の任意の出力ハイウェイの任意のタイムスロッ
ト(通話チャネル)に接続する時分割交換機の通話路制
御は、中央制御装置から与えられる通話路閉成、開放命
令を、命令展開・スイッチ開閉制御部lで受け、該制御
部1で命令展開してスイッチ2. 3. 4の動作を制
御することにより行なっている。−次時分割スイッチ2
は、ランダムライト・シーケンシャルリードのスイッチ
でアリ、第2図(又は第3図)に示すように一次通話路
メモリlOと一次通話路制御メモリ13とから構成され
、命令展開スイッチ開閉制御部1からの命令に従って、
入力ハイウェイ16の各タイムスロット(通話チャネル
)の信号を一次通話路メモリ10の指定された番地に格
納し、各番地に格納された信号はシーケンシャルに読出
されて、ハイウェイ17を介して空間分割スイッチ4に
送られる。空間分割スイッチ4は、ハイウェイスイッチ
12とハイウェイ制御メモリ15から構成され、命令に
従ってハイウェイ17上の任意のタイムスロットを指定
されたノ・イタエイ18上の同じタイムスロットに4.
IC続する。二次時分割スイッチ3は、二次通話路メモ
リ11と二次通話路制御メモリ14とから11・1成さ
れ、ノ・イウエイ18の各タイムスロットの信号をシー
ケンシャルに格納し、格納された各チャネル13号を命
令に従って出力ハイウェイ19上の指定されたタイムス
ロット(通話チャネル)に出力する。実際には、複数個
の一次時分割スイッチ2と、複数個の二次時分割スイッ
チ3とが1個の空間分割スイッチ4に接続されているの
であるが、第1〜第3図では簡略化のノこめに1個ずつ
しか記載していない。−1:た、反対方向へ伝送するだ
めの間係なスイッチやハイウェイの記載も省略している
第2図は、通話路がJ〆続されていない開放状態の通話
路メモリ10.11の内容およ0・各ハイウェイのタイ
ムスロット上の信号を示す図であり、第3図は通話路が
接続された閉成状態の通話路メモリの内容および各ハイ
ウェイのタイムスロット上の信号を示す図である。
通話路の開放状態では、第2図して示すように、入力ハ
イウェイ16の特定のタイムスロット例えばt。にけ無
通話パターンa (例えば01111111 )が挿入
されていて一次通話路メモリ10の特定番地例えばJ。
K書き込まれる。入カッ・イウエイ16の未接続のタイ
ムスロット(通話チャネル)tlには信号Xが乗ってい
るが、該信号又は−人通話路メモリ10の特定番地例え
ばJlに川き込A、れる。
特定番地J、は、ハイウェイ1Gの各タイムスロットの
うち未接続のタイムスロットに乗っている信号が次々と
21°き込まれる不要な信号の捨て場所である。また、
−人通話路メモリ10の番地Jlには直前に接続されて
いたチャネルの残留データ2が残存している。−人通話
路メモリ10からはシーケンシャルにノ・イウエイ17
に出力されるから、ハイウェイ17上のタイムスロット
t。、t2.・・・。
11、・・・には、メモ1月0のJ。、Jl、・・・、
Jl、・・・番地の内容すなわちa、x、・・・T Z
T ・・・が出力される。
空間分割スイッチ4の71イウエイスイツチ12は、ハ
イウェイ17上のタイムスロットt1を、ノ・イタエイ
18上のタイムスロットt、には接続せず、ハイウェイ
18の夕・fムスロットt、tCは開放ノくターンb(
例えば00000000 ’”−まだは” 11111
111’”)を挿入している。ノ・イウエイ17のタイ
ムスロットt。+ 1.は、それぞれノ1イウエイ18
のタイムスロツ)1゜、tlに接続しているから、二次
通話路メモリ11の番地J。、J、にはそれぞれ無通話
、にターンa、信号Xが格納される。そして、ノ・イタ
エイ19上の特定タイムスロット例えばtoにはメモリ
11のJ、4Q地の内容xが出力されるに1−LL・よ
不要な信号である)。また、未接続のタイムスロット(
j−Tl g占チャネル)tvには、メモリ11のJO
番j也の内容すなわち無通話ノくターンaが出力される
。ノ\イウエイ19上の他の未接続のタイムスロット(
通話チャネル)には、すべてメモリ11のJ0番地から
読み出されブこデ話ノ1′!41″73ノくターンa−
7に送出され−Cいる。
次に、入カッ・イウエイ1Gのタイムスロット(通話チ
ャネル> t、を出力)・イウエイ19のタイムスロッ
ト01九舌ブーヤネル)tアに接に光するときは、in
k 3 telに示すように、入カッ・イウエイ16の
タイムスロットt、v4=号Xをメモリ10のJ+N〒
Jtに格納し、メモり10からシーケンシャルにノ・イ
ウエイ17に送出する。従って、上記1゛a号Xは/S
イウエイ17のタイムスロットt1に送出さhる。空[
田分割スイッチ4は、)・イウエイ17のタイムスロッ
ト1+をハイウェイ18のタイムスロットt、に接続す
る。二次11h分割スイッチ3は、ノ・イウエイ18の
各タイムスロットの信号をシーケンシャルに二次通話路
メモリ11に格納してJ3番地に上記信号Xを格納し、
該信号Xをランダムリードにより出力ハイウェイ19上
の指定されたタイムスロット(通話チャネル)trに出
力する。すなわち、入力ハイウェイ16のタイムスロッ
ト(通話チャネル)t、と出力ハイウェイ19のタイム
スロット(通話チャネル)tアとが接続されて通話路が
閉成される。
しかし、上述の従来方式は、通話路開成、開放時におけ
る前記−次時分割スイッチ2.二次時分割スイッチ3お
よび空間分割スイッチ4の閉成開放動作は、中央処理装
置5の命令を命令展開・スイッチ開閉制7+i:11部
1で展開し、命令に従った接続をするように各flij
制御メモリ13,14.15を設定し、スイッチ2〜4
を同時にまたは連続して制御することにより第2図の状
態から第3図の状態に、または第3図の状態から第2図
の状態に移行させる方式であるだめ、スイッチ開成前に
メモリ11のJ9番地に書き込まれていた開放パターン
bおよびメモリ10のJ、番地の残留データ2が、スイ
ッチ開成の瞬1)3に出力ハイウェイ19のタイムスロ
ット(通話チャネル)tアに送出されることがある。寸
だ、通話路開放時には、出力ハイウェイ19上のタイム
スロット(通話チャネル)t、に対して、−次通話路メ
モリ10のJ1番地に最後に摺゛かれたデータが2度出
力されたり、ハイウェイスイッチ12からの開放出力す
が瞬時送出されることがある。このような瞬時の切替暗
雑音は、電話通信では問題とならないが、データ通信の
場合は、1は時・;”(「音もデータとし、て看做され
る可能性があるため問題となる。
本発明の目的は、上述の従来の欠点を解決し、切替暗雑
音を発生させることのない時分割スイッチの通話路制御
方式を提供することによって、データ通信へ、の適用を
可能とすることにある。
本発明の通話路匍膿11方式(−11人カッ・イウエイ
の各タイトスロットの信号を任意の番地に書込み各?シ
池にヤニ込んだ信号はシーケンシャルに読み出される一
次時分割スイッチと、該−次時分割スイッチからケ1;
出しだ信号を任意のハイウェイ回紳の同じタイムスロッ
トに出力する空間外illスイッチと、該空間分割スイ
ッチの出〕月計号をシーケンシャルに格納し任意の1i
lff j[rで出力ハイウェイのタイムスロットへ2
4出する二次時分割スイッチと、外部から与えら、Iす
る通話路閉成t l;:]放命令を受信展開し−Cni
J記−次時分M’lスイッチ、二次時分割スイッチおよ
びを間分割スイッチに対してスイッチ開成。
開放命令を与える面令展シ;」部とを1lfiiえた時
分割交換機の通話路i!i!I陣方式において、前記二
次時分割スイッチtたは前記空間分割スイッチへ供給す
るスイッチ閉成命令を一定時間遅延させるスイッチ閉成
制御部と、前記−次時分割スイッチおよび前記空間分割
スイッチ若しくは前記二次時分割スイッチへのスイッチ
開放命令をそれぞIt所定時間遅延させるスイッチ開放
fli!I ’、1iII部とを(liftえたことを
特徴とする。
次に、本発明について、図面を参照して詳A10に説明
する。
第4図は、本発明の一実施例を示すブロック図である。
すなわち、中央処理装置5から与えられる通話路開成、
開放命令を受イ8展開する命令展開部21は、開成命令
を展開した信号をスイッチ閉成制御部22に供給し、開
放命令を展開した信号はスイッチ開放制御部23に供給
する。スイッチ開成制御部22は、−次時分割スイッチ
2と、空間分割スイッチ4に対しては、直ちにスイッチ
開成命令を送り、二次時分割スイッチ3に対しては、一
定の遅延時間m2秒の遅延回路27を経由してスイッチ
開成命令を送る。また、スイッチ開放制御部23は、二
次時分割スイッチ3に対しては、直ちにスイッチ開放命
令を送るが、−次時分割スイッチ2と空間分割スイッチ
4に対しては、それぞれ遅延回路29.31を介してス
イッチ開放命令を送る。遅延回路29.31はそれぞれ
n1秒+ ns秒の遅延回路である。上述の遅延時間m
2は、スイッチ閉成時に空間分割スイッチ4の出力が安
定するまでの時間に設定し、遅延時間”IT n3は、
スイッチ開放時に二次時分割スイッチ3の出力が安定す
るまでの時間に設定する。
本実施例においては、中央処理装置5から通話路閉成命
令を出力すると、命令展開部21が上記命令を展開して
スイッチ開成制御部22に対してスイッチ閉成命令を送
り、各スイッチの状態を第2図の状態から第3図の状態
に移行させる。このとき、−次時分割スイッチの51番
地に入力ハイウェイ16のタイムスロット(通話チャネ
ル)t8の信号が書き込まれ、ハイウェーfスイッチ1
2が閉成t、 −r %ハイウェイ17のタイムスロッ
) theハイウェイ18のタイムスロットt、に接続
し、メモリ11のJ8番地に入力ハイウェイ16のタイ
ムスロットt8の信号Xが′Jl’a込まれた後に、二
次時分割スイッチ3が動作し、メモリ11のJ1番地の
内容を読出して出力ハイウェイ19のタイムスロット(
通話チャイル)tアに出力する。従って、通話路開放時
にメモリ11のJ+’i地に格納されていた信号すや、
メモリlOのJ1肚地の残留データZ等が出力ハイウェ
イ19のタイムスロット(通話チャネル) Ly上に送
出されることはない。すなわち、出力ハイウェイ19の
タイムスロット(通話チャネル)tアには、無通話パタ
ーンaに引続いて入力ハイウェイ16のタイムスロット
(通話チャネル)tヨ上の信号Xが送出される。
通話路開放命令が与えられたときは、スイッチ開放制御
部23の出力信号により、出力ハイウェイ19のタイム
スロット(通話チャネル)t、へは先ずメモリ11のJ
。番地から無通話パターンaを出力し、その後ハイウェ
イスイッチ12がハイウェイ18のタイムスロット11
とハイウェイ17のタイムスロットt、との接続を開放
1〜て、ハイウェイ18のタイムスロットt、に開放パ
ターンbを挿入する。従って、出力ハイウェイ19のタ
イムスロット(通話チャネル)tア上には信号Xに引続
いて無通話パターンaが送出されることによシ通話路が
開放される。この際に、開放パターンbが出力ハイウェ
イ19のタイムスロット(通話チャネル)Lyに送出さ
れたり、またはメモリ10に残存している残留データ2
が2度読出されて出力ハイウェイ19のタイムスロット
t、に送出されることはない。
第5図は、上記実施例の変形例でロシ、命令展開・スイ
ッチυ;J閉制m11部1は、中火処理装置20から与
えられる通話路閉成、開放命令を展開して、−次、二次
時分割スイッチ2,3と望間分割スイッチ4とにそれぞ
れスイッチ閉成、開放命令を供給する。スイッチ2に与
えられる開成命令は、直接セレクタ32を経由してスイ
ッチ2に供給されるが、スイッチ開放命令は遅延回路2
9(遅延時間n+)およびセレクタ32を介して供給さ
れる。
セレクタ320S拭動作は、命令展開・スイッチ開閉制
御部1からスイッチ開閉指示線35によって与えられる
選択信号によって行なう。同様に、二次時分割スイッチ
3に与えるスイッチ開成、開放命令は、直接または遅延
回路27を経由した信号をセレクタ33に供給し、セレ
クタ33は、ス・イツチ閉成110には遅延回路27(
遅延時間tn2 )を経由した信号を選択し、スイッチ
開放時には遅延しない14号を選択する。同杓鍾こ、セ
レクタ34は、空間分割スイッチ4に与えるスイッチ開
成、開放命令と、該信号を遅延回路31(遅延時間ns
)によって遅延させた信号とを入力し、スイッチ閉成時
には遅延しない信号を、スイッチ開放時には遅延した信
号を選択出力して空間分割スイッチ4に供給する。ずオ
わち、第4図の命令展開部とスイッチ13】成1111
抹11部とスイッチ開放制御部とが混然一体化された構
成であり、前述と同様な遅延関係によって2. 3. 
4の動作を制御し、同様な効果を有することは勿論でら
る。
第61閃け、本発明の他の実施例を示すブロック図′″
′ある。この場合は、スイッチ開成制御部22の出力を
スイッチ2,3には直接供給し、スイッチ4には遅延時
間m3の遅延回路28を経由して供給する。また、スイ
ッチ開放制御部23の出力は、スイ、ツチ4には直接与
え、スイッチ2,3にはそれぞれ遅延回路29(遅延時
間n、)、遅延回路30(遅延時間n2)を経由して(
Jl、給する。ここで、遅延時間m、は、スイッチ閉成
時に一次時分割スイッチ2および二次時分割スイッチ3
の出力が安定する丑での時間に設定され、遅延時間nl
、n2は、スイッチ開放時に、空間分割スイッチ4の出
力が安定する寸での時間に設定される。この場合は、通
話路13]成、開放時に、第2図で示したノ・イウエイ
スイッチ12の開放出力すが瞬時出力されるが、この開
放出力すのパターンが、無通話パターンaと同じパター
ンである場合は雑音とはならないため、前述と同様な効
果を得ることが可能である。
以上のように、本発明においては、−次および二次時分
割スイッチと、この間を結ぶ空間分割スイッチとを備え
た時分割交換機の通話路開成、開放制御を各スイッチの
同時動作ではなく、あるスイッチの開成または開放命令
を他のスイッチの出力が安定する迄の時間だけ遅延させ
て供給することにより各スイッチの閉成、開放動作に時
間差を持たせるように構成したから、通話路の開成およ
び開放時に瞬時発生する切替時雑音を除去するこ・とが
できるという効果がある。従って、データ通信回線の交
換機にも問題なく適用することが可能である。
【図面の簡単な説明】
第1図は従来の時分割交換機およびその通話路制御方式
を示すブロック図、第2図は通話路開放時における各部
スイッチのメモリの内容および各t]し・イウエイのタ
イムスロット上の信−号を示す図、’ji: 3図は通
話路uj成時における各部スイッチのメモリの内容およ
び各部ハイウェイのタイムスロット上の信号を示す図、
第4図は本発明の一実施例を示すブロック図、第5図は
上記実〃亀例の変形例を示すブロック図、第6図は本シ
ら)力の他の実施例を示すブロック図である。 図において、l・・・命令展開・スイッチ開閉制御部、
2・・・−入時分割スイッチ、3・・・二次時分割スイ
ッチ、4・・臣−1分釧スイッチ、5.20・・・中央
処理表置、10・・・−人通話路メモリ、11・・・二
次通話路メモリ、12・・・ハイウニ・fスイッチ、1
3・・・−人通話路1filJ 1j−IIメモリ、1
4・・・二仄辿話路制岬メ七り、15・・・ハイウェイ
スイッチ制御メモリ、1G・・・人カハイクエイ、17
.18・・・ハイウェイ、19・・・出力ハイウェイ、
21・・・命令展開部、22・・・スイッチ閉成制御部
、23・・・スイッチ開閉制御部、27,28,29.
:30,31・・・遅延回路、32〜34・・・セレク
タ、35・・・スイッチp11閉Ji9示線。 第4図 第5図

Claims (1)

  1. 【特許請求の範囲】 入力ハイウェイの各タイムスロットの信号を任意の番地
    に書込み各番地に書込んだ信号はシーケンシャルに読み
    出される一次時分割スイッチと、該−次時分割スイッチ
    から読出した信号を任意のハイウェイ回線の同じタイム
    スロットに出力する空間分割スイッチと、該空間分割ス
    イッチの出力信号をシーケンシャルに格納し任意の順番
    で出力ハイウェイのタイムスロットへ送出する二次時分
    割スイッチと、外部から与えられる通話路開成、。 開放命令を受(i展開して前記−次時分割スイッチ。 二次時分割スイッチおよび空間分割スイッチに対してス
    イッチ開成、開放命令を与える命令展開部とを備えた時
    分割交換機の通話路制御方式において、前記二次時分割
    スイッチまたは前記空間分割スイッチへ供給するスイッ
    チ開成命令を一定時間遅延させるスイッチ開成制御11
    1部と、前記−次時分割スイッチおよび前記空間分割ス
    イッチ若しくは前記二次時分割スイッチへのスイッチ開
    放命令をそれぞれ所定時間遅延させるスイッチ開放制御
    部とを備えたことを特徴とする通話路S′u制御方式。
JP18314883A 1983-10-03 1983-10-03 通話路制御方式 Pending JPS6076894A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18314883A JPS6076894A (ja) 1983-10-03 1983-10-03 通話路制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18314883A JPS6076894A (ja) 1983-10-03 1983-10-03 通話路制御方式

Publications (1)

Publication Number Publication Date
JPS6076894A true JPS6076894A (ja) 1985-05-01

Family

ID=16130637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18314883A Pending JPS6076894A (ja) 1983-10-03 1983-10-03 通話路制御方式

Country Status (1)

Country Link
JP (1) JPS6076894A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190074121A (ko) 2017-12-19 2019-06-27 주식회사 포스코 가스 농도 측정 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5658392A (en) * 1979-10-18 1981-05-21 Fujitsu Ltd Network disconnecting system
JPS6018094A (ja) * 1983-07-12 1985-01-30 Nec Corp 通話路スイツチ制御方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5658392A (en) * 1979-10-18 1981-05-21 Fujitsu Ltd Network disconnecting system
JPS6018094A (ja) * 1983-07-12 1985-01-30 Nec Corp 通話路スイツチ制御方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190074121A (ko) 2017-12-19 2019-06-27 주식회사 포스코 가스 농도 측정 장치

Similar Documents

Publication Publication Date Title
JPS6076894A (ja) 通話路制御方式
JPH0548560A (ja) Pcm伝送路におけるデータのフレーム遅延補正方式
US5353281A (en) Intermittenceless switching system
CA1127766A (en) Time division switching circuit with time slot interchange
US3601545A (en) Time division multiplex communication system
JPH0828913B2 (ja) 時間多重スイッチ
US4122310A (en) Space stage in a PCM-exchange
GB2244160A (en) Synchronisation of digital audio signals
KR0152396B1 (ko) 피씨엠 데이타 지연회로
KR100831329B1 (ko) 내장형 음성우편 시스템의 플렉시블 타임슬롯 발생 시스템및 그 방법
JP3028036B2 (ja) 通話路構成方式
CS256532B1 (cs) Zapojení pro frekvenční a fázové vyrovnání signálu
JPS6159596B2 (ja)
JP2521957B2 (ja) 伝送システム
RU2119244C1 (ru) Устройство асинхронной коммутации пакетов информации (варианты)
KR0169789B1 (ko) 클럭주기가 다른 블럭들의 데이타 전송방법 및 회로
JPH082118B2 (ja) 時分割通話路
KR100406956B1 (ko) 음성메모리의 엑세스 충돌방지장치 및 그 제어방법
JP2921530B2 (ja) 時分割交換装置
JPS5854714B2 (ja) ネットワ−ク切断方式
JP2001069584A (ja) ディジタル交換装置およびその装置のデータ交換方法
JP2500751B2 (ja) 伝送路無瞬断切替システムの遅延量設定方式
JPS62224194A (ja) 時分割通信方式における通話路制御方式
JPS59156097A (ja) 時分割スイツチの出力制御方式
JPS5911319B2 (ja) 時分割交換機制御方式