JPS607759A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS607759A
JPS607759A JP58115182A JP11518283A JPS607759A JP S607759 A JPS607759 A JP S607759A JP 58115182 A JP58115182 A JP 58115182A JP 11518283 A JP11518283 A JP 11518283A JP S607759 A JPS607759 A JP S607759A
Authority
JP
Japan
Prior art keywords
semiconductor device
base plate
plate
base board
external terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58115182A
Other languages
English (en)
Inventor
Hideharu Jinriki
神力　愛晴
Hiroshi Nonaka
野中　博
Kazuo Shirai
和夫 白井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Rectifier Corp Japan Ltd
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp Japan Ltd
Infineon Technologies Americas Corp
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp Japan Ltd, Infineon Technologies Americas Corp, International Rectifier Corp USA filed Critical International Rectifier Corp Japan Ltd
Priority to JP58115182A priority Critical patent/JPS607759A/ja
Publication of JPS607759A publication Critical patent/JPS607759A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/811—Multiple chips on leadframes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/761—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors
    • H10W90/763—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors between laterally-adjacent chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/761—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors
    • H10W90/766—Package configurations characterised by the relative positions of pads or connectors relative to package parts of strap connectors between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ 本発明は、部品点数の削減、製造工程の簡略化を図った
中容間の電力用半導体装置の製造装量に関する。
［発明の技術的背景とその問題点］ ダイオード、リイリスタ鋳の少数の半導体素子を一つの
パッケージ内に組込み、所定の回路を形成したいわゆる
複合半導イホ装ＩＩ？７は、電源回路等を構成する場合
等に配線のｎｓ＋略化、組立工数の低減等を図る目的で
多用されている。
この複合半導体装置の構成の一例を第１図に示す。
同図において、ベース板１には、尋電性金屈扱２上に絶
縁層３を介して所定の導電回路パターン４が形成され、
この伝導回路パターン４上に半導体ペレット５が、また
このペレッ１−５上には、外部端子６がそれぞれソルダ
切により固着される。
また、分離された島状の導電回路パターン４は、所定の
回路を構成するために内部接続端子７により接続される
。
その後、必要に応じ所定のパッケージに収められ、樹脂
封止されて完成品とするが、上記の装置には以下のよう
な問題点がある。
すなわち、外部端子６、内部接続端子７等部品点数が多
く、したがってその組立工数がかかり、またそれぞれそ
別個独立した小部品が多いため取扱いに不便である等の
問題点があった。
［発明の目的］ 本発明は、上記の小情に↓Ｊづぎなされたもので、部品
点数を削減し、組立、取扱いに便利な半導体装置の製造
方法を提供゛りることを目的とする。
［発明の概要］ 本発明は、所定の回路の導体パターンを右りるベース板
上にこのベース板の主面に対して直角方向に外部端子を
導出する半導体装ｆｆｆｉにおいて、前記外部端子を互
に連結枠によって一体的に連結した外部端子プレー１〜
でｔｌＭ成し、このプレートを前記ベース板上に、また
このベース板の所定箇所に半導体ペレットをそれぞれ載
置固定させて所定の回路を形成しただ後、前記プレー１
〜の連結枠を切断し、それぞれ独立した外部端子とする
ことを特徴とする半導体装置の製造方法であって、外部
端子を一枚のプレー１−で形成し、これを最終工程にお
いて個々に切離するようにし、途中工程での取扱いの便
、部品点数の削減等を図つｌ〔ものである、「発明の実
施例」 第２図、第３図は、ベース板および外部端子プレー１〜
の平面図である。
りなわち、ベース１０上は絶縁ＩＭ　１１を介して所定
の導体回路パターン１２が形成される。一方、外部端子
プレー１〜１３は、外部端子１４が連結枠１５によって
互に一１木的に接続された形状にあらかじめプレス等に
にって打抜かれで形成される。
次に、上記外部端子プレー１−１３をベース板１０上の
導体回路パターン１２に小ね含Ｕ、さらにこの外部端子
プレー］〜１３上の位置に第４図に示Ｊようにダイオー
ドチップ１Ｇ、サイリスタチップ１７、導電性ダミーチ
ップ′１８を載せる。
まＩＣ１これらのチップ１６．１７、および１８−りに
導電性板材に３」；つて形成したＩＦ極側内部端子１９
、負極側内部端子２０Ｊ−５よびゲート内部端子２１を
それぞれ所定位置にに治工具等を用いて載置し、導体回
路パターン１２と外部ｆｌｙ、；子プレー１〜１３の間
および各チップの両主面に介在させたソルダを加熱溶融
させ、それらを一体向に固るさＵる。
なお、第４図に示す実施例はフライ小イリングダイオー
ド付単相全波混合ブリッジ回路であるが、特にこの回路
に限定されるものではない。
その後、連結枠１５の鎖線位置をプレス等を用いて切断
し、個々の外部端子１−４とする。
次いで、外部端子１／ｌをそれぞれベース板１０の主面
に対して略直角に立ち上げるように折り曲げ、所定のパ
ッケージを被せて、ざらに必要に応じ樹脂月止し、完成
品とりる。
なお、上記外部端子プレー１−１３から各外部端子１４
を切離Ｊ工程は、それら外部端子１４を折り曲げた後に
行っても良い。
［発明の効果］ 本発明は上記の、ように外部端子を一枚のプレート上に
一体的に形成し、最終工程において各端子に分離Ｊ−る
にうにしたので、組立途上の部品点数が減少し、かつ、
各部の位置合せも容易になると共に半導体チップ、各端
子、各端子のソルダ付り等の作業が平面的に行えるうに
なるので箸しくその作業性が向上しソルダ（ｌりに対づ
−る信頼性の向上、作業時間の短縮に伴う製品１１ｒｉ
　１１１１ｉの低減等を図り得る。
【図面の簡単な説明】
第１図は、従来の半導体装置の構成の一例を示す分解組
立図、第２図ないし第４図は、本考案に係わる半導体装
置の製造方法を示す図であって第２図は、ベース板の平
面図、第３図は、外部端子プレートの平面図、第４図は
、上記半導体装置の斜視図である。 １０・・・ベース板 １１・・・絶縁層 １２・・・導体回路パターン １３・・・外部端子プレーｉ〜 １４・・・外部端子 １５・・・連結枠 １６・・・ダイ′Ａ−１〜チップ １７・・・サイリスクチップ １８・・・導電性ダミーデツプ １９・・・正極側内部端子 ２０・・・負極側内部端子 ２１・・・内部端子 出願代理人　弁■！Ｉ１士　菊　池　五　部第　２　図 ／２ 弗　３　図

Claims (1)

    【特許請求の範囲】
  1. 所定の回路の導体回路パターンを有するベース板上にこ
    のベース板の主面に対して直角方向にタト部端子を導出
    覆る半導体装置おいて、前記外部端子を互に連結枠によ
    って一体的に連結した外部端子プレートで形成し、この
    プレートを前記ベース板上に、またこのベース板の所定
    箇所に半導体ペレッ１−をそれぞれ載置固着さＵて所定
    の回路を形成した後、前記プレー１〜の連結枠を切断し
    、そｆしぞれ独立した外部端子とすることを特徴とする
    半導体装置の製造方法。
JP58115182A 1983-06-28 1983-06-28 半導体装置の製造方法 Pending JPS607759A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58115182A JPS607759A (ja) 1983-06-28 1983-06-28 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58115182A JPS607759A (ja) 1983-06-28 1983-06-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS607759A true JPS607759A (ja) 1985-01-16

Family

ID=14656382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58115182A Pending JPS607759A (ja) 1983-06-28 1983-06-28 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS607759A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001033632A1 (en) * 1999-11-01 2001-05-10 General Semiconductor, Inc. Planar hybrid diode rectifier bridge
CN114121845A (zh) * 2020-09-01 2022-03-01 Jmj韩国株式会社 半导体封装

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4922782A (ja) * 1972-05-11 1974-02-28
JPS5114727B1 (ja) * 1970-08-24 1976-05-12
JPS5757552B2 (ja) * 1973-05-07 1982-12-04 Dart Ind Inc

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5114727B1 (ja) * 1970-08-24 1976-05-12
JPS4922782A (ja) * 1972-05-11 1974-02-28
JPS5757552B2 (ja) * 1973-05-07 1982-12-04 Dart Ind Inc

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001033632A1 (en) * 1999-11-01 2001-05-10 General Semiconductor, Inc. Planar hybrid diode rectifier bridge
US6387730B2 (en) 1999-11-01 2002-05-14 General Semiconductor, Inc. Hybrid S.C. devices and method of manufacture thereof
CN1327521C (zh) * 1999-11-01 2007-07-18 通用半导体公司 平面混合式二极管整流桥
CN114121845A (zh) * 2020-09-01 2022-03-01 Jmj韩国株式会社 半导体封装

Similar Documents

Publication Publication Date Title
US4835120A (en) Method of making a multilayer molded plastic IC package
US7224045B2 (en) Leadless type semiconductor package, and production process for manufacturing such leadless type semiconductor package
JPS6290953A (ja) 樹脂封止型半導体装置
JP2001326236A (ja) 半導体装置の製造方法
JP2003086761A (ja) 半導体装置およびその製造方法
DE102016107792B4 (de) Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen
JP3837215B2 (ja) 個別半導体装置およびその製造方法
US10622290B2 (en) Packaged multichip module with conductive connectors
JPS607759A (ja) 半導体装置の製造方法
US3978516A (en) Lead frame assembly for a packaged semiconductor microcircuit
JPH032099A (ja) Ｉｃカードの製造方法
JPH04148553A (ja) チップ型電子部品の製造方法
JPH0278265A (ja) リードフレームおよびそのリードフレームを使用した複合半導体装置
JPS5866346A (ja) 半導体装置
JPS58178544A (ja) リ−ドフレ−ム
JPH0423330Y2 (ja)
JP2507271Y2 (ja) 半導体装置
JPS6070752A (ja) 半導体装置の製造方法
JPS58134450A (ja) 半導体装置およびその製造方法
JPS61294845A (ja) 半導体装置の製造方法
JPS6157542U (ja)
JPH01100957A (ja) ハイブリッドｉｃ
JPS61225827A (ja) 半導体素子の実装構造
KR900006319B1 (ko) 하이브리드 ic
JPS5923432Y2 (ja) 半導体装置