JPS60778B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60778B2 JPS60778B2 JP58139440A JP13944083A JPS60778B2 JP S60778 B2 JPS60778 B2 JP S60778B2 JP 58139440 A JP58139440 A JP 58139440A JP 13944083 A JP13944083 A JP 13944083A JP S60778 B2 JPS60778 B2 JP S60778B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- manufacturing
- impurity diffusion
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
Landscapes
- Bipolar Transistors (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に係り、特に高速スイッ
チング用トランジスタを製造する方法に関する。
チング用トランジスタを製造する方法に関する。
この発明は、予め半導体基体の表面に２層より成る表面
安定化膿を形成すると共に上記被膜を不純物選択拡散マ
スクとして不純物拡散処理を真空封管拡散法（アンプル
拡散法）にて行なうことにより「半導体素子の表面を安
定化すると共に、不純物拡散処理後のゥオツシュド工程
を不要とし、すぐに電極付けを行い得る、半導体装置の
製造方法を提供することを目的とする。
安定化膿を形成すると共に上記被膜を不純物選択拡散マ
スクとして不純物拡散処理を真空封管拡散法（アンプル
拡散法）にて行なうことにより「半導体素子の表面を安
定化すると共に、不純物拡散処理後のゥオツシュド工程
を不要とし、すぐに電極付けを行い得る、半導体装置の
製造方法を提供することを目的とする。
一般に、高速スイッチング用トランジスタにおいては、
スイッチングスピードを速くするため、ベース・ェミッ
タの占有面積を小にすることが行われている。
スイッチングスピードを速くするため、ベース・ェミッ
タの占有面積を小にすることが行われている。
この場合、ホトマスクを使用してのホトレジスト技術で
は、ホトマスク精度の制約，露光時の回折光の影響等に
より、ェミツタ寸法を数ｒ程度以下にすることが困難で
あった。このため、この技術的問題点に対する１つの対
策として、ェミツタ・コンタクト用の絶縁膜穴あげ作業
を簡略化したウオッシュド・ェミッタ方式が提案された
。ウオッシュド・ェミツ夕方式は、半導体基体中に拡散
された不純物が基体中で縦方向のみならず横方向にも拡
散するため、基体表面における不純物拡散領域が不純物
拡散穴よりも大となるという現象に着目したものである
。
は、ホトマスク精度の制約，露光時の回折光の影響等に
より、ェミツタ寸法を数ｒ程度以下にすることが困難で
あった。このため、この技術的問題点に対する１つの対
策として、ェミツタ・コンタクト用の絶縁膜穴あげ作業
を簡略化したウオッシュド・ェミッタ方式が提案された
。ウオッシュド・ェミツ夕方式は、半導体基体中に拡散
された不純物が基体中で縦方向のみならず横方向にも拡
散するため、基体表面における不純物拡散領域が不純物
拡散穴よりも大となるという現象に着目したものである
。
この方式の特徴はェミッタ不純物を拡散する過程で、ェ
ミッタ領域表面に形成された薄い絶縁膜をエッチング液
で完全に洗い落し、前工程で形成したェミッタ不純物拡
散用の穴をそのままェミッタ・コンタクト用の穴として
利用するようにした点にある。従ってウオッシュド・ェ
ミツタ方式ではベース・コンタクト用の穴あげだけをホ
トェッチング技術で行えばよいため、極めて微小寸法の
ェミツタを有するトランジスタを容易に形成できるとい
う利点を有する。しかしながら、従来の此種の方式いお
いては他の通常のトランジスタと同様に半導体基体の表
面に最初に形成された絶縁性被膜を不純物拡散用のマス
クとして利用し、且つこれを最終的なトランＺジスタの
表面安定化保護膜として用いていたため、次に述べるよ
うな欠点を残していた。
ミッタ領域表面に形成された薄い絶縁膜をエッチング液
で完全に洗い落し、前工程で形成したェミッタ不純物拡
散用の穴をそのままェミッタ・コンタクト用の穴として
利用するようにした点にある。従ってウオッシュド・ェ
ミツタ方式ではベース・コンタクト用の穴あげだけをホ
トェッチング技術で行えばよいため、極めて微小寸法の
ェミツタを有するトランジスタを容易に形成できるとい
う利点を有する。しかしながら、従来の此種の方式いお
いては他の通常のトランジスタと同様に半導体基体の表
面に最初に形成された絶縁性被膜を不純物拡散用のマス
クとして利用し、且つこれを最終的なトランＺジスタの
表面安定化保護膜として用いていたため、次に述べるよ
うな欠点を残していた。
例えばＮＰＮ型のシリコントランジスタを得る場合、ェ
ミッタ形成不純物としてリン（Ｐ）を用いるのが普通で
あるが、よく知られているように表面にシリコン酸化膜
（Ｓｉ０２）を有する基体中にリンを拡散すると、リン
は上記シリコン酸化膜と化合し、シリコン酸化膜表面に
リンガラスを形成する。このリンガラス層はトランジス
タの表面安定化に極めて有効な作用をするため、そのま
ま残存させておくことが望ましい。しかし、従来の方法
では上記の有効なりソガラス層は、ェミッタ不純物拡散
後のウオツシュド工程により除去されてしまい、せっか
くの表面安定化効果を失うという欠点を有していた。こ
のため、更に上記欠点を除去する方法として、特公昭４
７一４０９９３により、ベース不純物拡散処理を終えた
後に基体表面に残存するマスク被膜を除去し、これに代
えて新たに気相成長法にてリンガラス（ＰＳＧ）ーシリ
コン酸化膜（Ｓｉ０２）から成る２層の絶縁性被膜を形
成し、この後該絶縁性被膜をマスクとしてェミッタ不純
物拡散を行う方法が提案された。
ミッタ形成不純物としてリン（Ｐ）を用いるのが普通で
あるが、よく知られているように表面にシリコン酸化膜
（Ｓｉ０２）を有する基体中にリンを拡散すると、リン
は上記シリコン酸化膜と化合し、シリコン酸化膜表面に
リンガラスを形成する。このリンガラス層はトランジス
タの表面安定化に極めて有効な作用をするため、そのま
ま残存させておくことが望ましい。しかし、従来の方法
では上記の有効なりソガラス層は、ェミッタ不純物拡散
後のウオツシュド工程により除去されてしまい、せっか
くの表面安定化効果を失うという欠点を有していた。こ
のため、更に上記欠点を除去する方法として、特公昭４
７一４０９９３により、ベース不純物拡散処理を終えた
後に基体表面に残存するマスク被膜を除去し、これに代
えて新たに気相成長法にてリンガラス（ＰＳＧ）ーシリ
コン酸化膜（Ｓｉ０２）から成る２層の絶縁性被膜を形
成し、この後該絶縁性被膜をマスクとしてェミッタ不純
物拡散を行う方法が提案された。
しかし、この場合、ェミッ夕不純物拡散処理後に行われ
るウオッシュド工程により、上記絶縁性被膜の上層部の
りンガラス層がエッチングされ除去されてしまうおそれ
がある。
るウオッシュド工程により、上記絶縁性被膜の上層部の
りンガラス層がエッチングされ除去されてしまうおそれ
がある。
このため、上記方法では上記リンガラス層のリン濃度を
小にしなければならず、従って表面安定化効果を高める
ことが困難であるという欠点を有するものであった。本
発明は上記各欠点を除去したものであり、以下図面と共
にその１実施例につき説明する。第１図〜第６図は夫々
本発明の製造方法を使用してＮＰＮトランジスタを製造
する際の各製造工程を説明するための製造途中の半導体
素子の断面図である。ベース不純物拡散処理後において
、第１図に示す如く、Ｎ型のシリコン基板１中にはベー
ス領域２が形成され、又該ベース領域２および上記シリ
コン基板１の表面にはシリコン酸化膜３が形成されてい
る。
小にしなければならず、従って表面安定化効果を高める
ことが困難であるという欠点を有するものであった。本
発明は上記各欠点を除去したものであり、以下図面と共
にその１実施例につき説明する。第１図〜第６図は夫々
本発明の製造方法を使用してＮＰＮトランジスタを製造
する際の各製造工程を説明するための製造途中の半導体
素子の断面図である。ベース不純物拡散処理後において
、第１図に示す如く、Ｎ型のシリコン基板１中にはベー
ス領域２が形成され、又該ベース領域２および上記シリ
コン基板１の表面にはシリコン酸化膜３が形成されてい
る。
この様な状態にある半導体基体を、先ずフツ酸等でエッ
チング処理して、上記シリコン酸化膜３を除去する。こ
の結果、第２図に示す如く、上記シリコン基板１および
ベース領域２の各表面が露出する状態となる。しかる後
、第３図に示す如く、上記露出面に、従来の如く、リン
ガラス（ＰＳＧ）４ーシリコン酸化膜（Ｓ０２）５から
成る２層の絶縁性被膜６を化学気相成長法により形成す
る。
チング処理して、上記シリコン酸化膜３を除去する。こ
の結果、第２図に示す如く、上記シリコン基板１および
ベース領域２の各表面が露出する状態となる。しかる後
、第３図に示す如く、上記露出面に、従来の如く、リン
ガラス（ＰＳＧ）４ーシリコン酸化膜（Ｓ０２）５から
成る２層の絶縁性被膜６を化学気相成長法により形成す
る。
次に、第４図に示す如く、上記絶縁性被膜６の一部をホ
トェッチング技術により穿って、ヱミッタ不純物拡散用
穴７をベース領域２上に形成する。この時、同時にコレ
クタ・コンタクト穴（図示せず）を形成し「後述するェ
ミッタ不純物拡散処理により「ＩＣ等で広く行われてい
るＮ＋領域をも形成することができる。続いて、ェミッ
タ不純物拡散処理を行うのであるが、この拡散処理方法
としては真空封管拡散法（アンプル拡散法）を、且つ又
ェミッタ不純物としては上記ガラス層４に含まれる導電
性不純物と同じリン（Ｐ）を用いて行う。
トェッチング技術により穿って、ヱミッタ不純物拡散用
穴７をベース領域２上に形成する。この時、同時にコレ
クタ・コンタクト穴（図示せず）を形成し「後述するェ
ミッタ不純物拡散処理により「ＩＣ等で広く行われてい
るＮ＋領域をも形成することができる。続いて、ェミッ
タ不純物拡散処理を行うのであるが、この拡散処理方法
としては真空封管拡散法（アンプル拡散法）を、且つ又
ェミッタ不純物としては上記ガラス層４に含まれる導電
性不純物と同じリン（Ｐ）を用いて行う。
すなわち、第５図に示す如く、ェミッタ不純物拡散用穴
あげ工程（第４図）を終えた半導体基体８を先ず石英管
９中の載直台１０上に載層する。上記石英管９の一端９
ａは閉じられており、又その内部には上記ェミツタ不純
物の拡散源である高濃度にリンをドープしたドープドシ
リコンあるいは赤リン１１が石英ボート１２内に予め設
置されている。続いて、上記石英管９の内部を真空に引
き、該石英管の内部が所定の真空度約１×１０‐６Ｔｏ
ｍに達した状態で上記石英管の関口端９ｂを封止する。
この後、石英管９を電気炉に入れ、所望の温度例えば９
００〜９５び０４０〜８０分に加熱する。これにより、
上記拡散源１１からリン（Ｐ）が拡散され半導体基体８
中に、第６図に示す如くェミッタ領域１３が形成される
。この時、上記石英管９の内部は酸化性雰囲気でないた
め、ェミッタ領域１３の表面に酸化膜が形成されること
がない。このため、上記ヱミッタ不純物拡散処理後にお
いて、従来では必要としたウオツシュド工程をする必要
はなく、ベース・コンタクト穴を形成した後すぐに電極
付けをすることができる。なお、上記ェミツタ領域１３
の形成はイオン打ち込みにて行うこともできるが、この
場合、不純物打ち込み後熱処理（アニール）することに
より、不純物領域を拡大させシリコン酸化膜５下方にま
わりこませる様にしなければならない。
あげ工程（第４図）を終えた半導体基体８を先ず石英管
９中の載直台１０上に載層する。上記石英管９の一端９
ａは閉じられており、又その内部には上記ェミツタ不純
物の拡散源である高濃度にリンをドープしたドープドシ
リコンあるいは赤リン１１が石英ボート１２内に予め設
置されている。続いて、上記石英管９の内部を真空に引
き、該石英管の内部が所定の真空度約１×１０‐６Ｔｏ
ｍに達した状態で上記石英管の関口端９ｂを封止する。
この後、石英管９を電気炉に入れ、所望の温度例えば９
００〜９５び０４０〜８０分に加熱する。これにより、
上記拡散源１１からリン（Ｐ）が拡散され半導体基体８
中に、第６図に示す如くェミッタ領域１３が形成される
。この時、上記石英管９の内部は酸化性雰囲気でないた
め、ェミッタ領域１３の表面に酸化膜が形成されること
がない。このため、上記ヱミッタ不純物拡散処理後にお
いて、従来では必要としたウオツシュド工程をする必要
はなく、ベース・コンタクト穴を形成した後すぐに電極
付けをすることができる。なお、上記ェミツタ領域１３
の形成はイオン打ち込みにて行うこともできるが、この
場合、不純物打ち込み後熱処理（アニール）することに
より、不純物領域を拡大させシリコン酸化膜５下方にま
わりこませる様にしなければならない。
又ＰＮＰトランジスタ等の場合には、ェミツタ不純物と
してボロン（Ｂ）を使用し、又表面安定化膜としてポロ
ンシリケートガラス（ＢＳＧ）を形成することができる
。更に、ベース不純物拡散処理後、シリコン酸化膜３を
除去することなく、該酸化膜３上に導電性不純物を含ん
だガラス層を形成することもできる。
してボロン（Ｂ）を使用し、又表面安定化膜としてポロ
ンシリケートガラス（ＢＳＧ）を形成することができる
。更に、ベース不純物拡散処理後、シリコン酸化膜３を
除去することなく、該酸化膜３上に導電性不純物を含ん
だガラス層を形成することもできる。
又本発明はダイオード，トランジスタ，ＩＣ，ＬＳＩ等
広範囲に応用できること勿論である。
広範囲に応用できること勿論である。
上述の如く「本発明になる半導体装置の製造方法によれ
ば「ベース不純物拡散処理を終えた後に基体表面に残存
するマスク被膜を除去し、これに代えて新たに２層より
成る表面安定化膿を形成する様にしているため、半導体
素子を安定化し得、又上記表面安定化膜の上層部のガラ
ス層に含まれている導電性不純物とェミツタ不純物とを
同一にしているため、ェミッタ不純物拡散プロフィール
を安定化し得、更にェミッタ不純物処理を真空封管拡散
法にて行う様にしているため、該処理時ェミツタ領域の
表面に酸化膜が形成されることなく、従って従来のウオ
ツシュド工程を不要とし、そのまますぐに電極付けを行
い得る等の特長を有するものである。
ば「ベース不純物拡散処理を終えた後に基体表面に残存
するマスク被膜を除去し、これに代えて新たに２層より
成る表面安定化膿を形成する様にしているため、半導体
素子を安定化し得、又上記表面安定化膜の上層部のガラ
ス層に含まれている導電性不純物とェミツタ不純物とを
同一にしているため、ェミッタ不純物拡散プロフィール
を安定化し得、更にェミッタ不純物処理を真空封管拡散
法にて行う様にしているため、該処理時ェミツタ領域の
表面に酸化膜が形成されることなく、従って従来のウオ
ツシュド工程を不要とし、そのまますぐに電極付けを行
い得る等の特長を有するものである。
第１図〜第６図は夫々本発明半導体装置の製造方法の１
実施例により半導体装置を製造する際の各製造工程にお
ける半導体素子の断面図である。 １・・・シリコン基板、２・・・ベース領域、３・・・
シリコン酸化膜、４・・・リンガラス、５・・・シリコ
ン酸化膜、６・・・絶縁性被膜、７・・・ェミッタ不純
物拡散用穴、８・・・半導体基体、９叫石英管、１１・
・・不純物拡散源、１３・・・ェミッタ領域。 第１図 第２図 第３図 第４図 第５図 第６図
実施例により半導体装置を製造する際の各製造工程にお
ける半導体素子の断面図である。 １・・・シリコン基板、２・・・ベース領域、３・・・
シリコン酸化膜、４・・・リンガラス、５・・・シリコ
ン酸化膜、６・・・絶縁性被膜、７・・・ェミッタ不純
物拡散用穴、８・・・半導体基体、９叫石英管、１１・
・・不純物拡散源、１３・・・ェミッタ領域。 第１図 第２図 第３図 第４図 第５図 第６図
Claims (1)
- １ 半導体基体表面に所定の導電性不純物を含んだガラ
ス層を上層部に有する絶縁性被膜を形成する工程と、該
絶縁性被膜をマスクとして導電性決定不純物をイオン打
込みによって酸化性雰囲気を用いることなく半導体基体
に導入する工程と、上記イオン打込み用穴をコンタクト
穴として電極を接続する工程とから成り、上記絶縁性被
膜を素子の表面安定化膜として残すことを特徴とする半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58139440A JPS60778B2 (ja) | 1983-08-01 | 1983-08-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58139440A JPS60778B2 (ja) | 1983-08-01 | 1983-08-01 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP48027084A Division JPS5751262B2 (ja) | 1973-03-09 | 1973-03-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5951532A JPS5951532A (ja) | 1984-03-26 |
| JPS60778B2 true JPS60778B2 (ja) | 1985-01-10 |
Family
ID=15245243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58139440A Expired JPS60778B2 (ja) | 1983-08-01 | 1983-08-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60778B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6176817B2 (ja) * | 2011-10-17 | 2017-08-09 | ローム株式会社 | チップダイオードおよびダイオードパッケージ |
-
1983
- 1983-08-01 JP JP58139440A patent/JPS60778B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5951532A (ja) | 1984-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3632438A (en) | Method for increasing the stability of semiconductor devices | |
| US5488002A (en) | Method for manufacturing self-aligned bipolar transistors using double diffusion | |
| US3670403A (en) | Three masking step process for fabricating insulated gate field effect transistors | |
| US3825451A (en) | Method for fabricating polycrystalline structures for integrated circuits | |
| JP2783410B2 (ja) | 半導体装置の製造方法および製造装置 | |
| JPS60778B2 (ja) | 半導体装置の製造方法 | |
| US4213807A (en) | Method of fabricating semiconductor devices | |
| US3503813A (en) | Method of making a semiconductor device | |
| US3783046A (en) | Method of making a high-speed shallow junction semiconductor device | |
| US3615940A (en) | Method of forming a silicon nitride diffusion mask | |
| JPS6161268B2 (ja) | ||
| JPH0732164B2 (ja) | 半導体デバイス製造法 | |
| JPS60175417A (ja) | 半導体装置の製造方法 | |
| JPS6220711B2 (ja) | ||
| JPS641063B2 (ja) | ||
| JPS5850411B2 (ja) | 不純物拡散法 | |
| US3676126A (en) | Planar technique for producing semiconductor microcomponents | |
| JPH01189159A (ja) | 半導体集積回路装置の製造方法 | |
| JPS59177965A (ja) | 半導体装置の製造方法 | |
| JPH10199856A (ja) | 単結晶部品の製造方法 | |
| JPH0562922A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61219150A (ja) | 半導体装置の製造方法 | |
| JPS6225251B2 (ja) | ||
| JPH02159035A (ja) | 集積回路装置 | |
| JPS61147550A (ja) | 半導体装置の製造方法 |