JPH0732164B2 - 半導体デバイス製造法 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は半導体デバイス製造法に関する。

［従来の技術］ 半導体デバイスを製造するにあたり、合成マスク部材を
用いるいわゆる自己整合技術が、例えば特開昭60−1754
51号公報、特開昭60−180482号公報、特開昭57−157541
号公報及び特開昭62−226667号公報に記載されている。
通常、合成マスク部材として、半導体材料の上に被覆さ
れる二酸化シリコン製の第１のマスク部材とその上に被
覆される窒化シリコン製の第２のマスク部材が用いられ
る。

［発明が解決しようとする課題］ 二酸化シリコン製の第１のマスク部材には、ピンホール
やスクラッチが含まれるおそれがある。これらピンホー
ルやスクラッチをそのままにしておくと、そこからエッ
チ液や不純物が浸透して予定外の部分の半導体材料がエ
ッチされたり、またドープされたりしかねない。

半導体デバイスの製造法の改良及び新規な製造法の開発
が望まれている。

［課題を解決するための手段］ この発明は上記課題に鑑みてなされたものである。即
ち、半導体材料のボデーの主表面の上へ二酸化シリコン
からなる第１の被覆を形成し、 半導体材料のボデーに対して不純物を導入すべき領域、
この領域には分離領域も含まれる、を規定するウィンド
ゥを前記第１の被覆にエッチングで形成し、 エッチされた領域、即ち半導体材料のボデーの主表面に
おいてウィンドゥに対応する部分を第１の被覆よりも極
めて薄い二酸化シリコンの層で被覆し、 第１の被覆及び薄い二酸化シリコンの層のすぐ上に、第
１の被覆及び薄い二酸化シリコンの層の全面にわたる窒
化シリコンからなる第２の被覆を形成し、 選択されたウィンドゥの上にある第２の被覆を取り去っ
て、該ウィンドゥを解放し、 解放されたウィンドウから薄い二酸化シリコンの層を取
り除いた後、拡散によって、該ウィンドゥを通して前記
半導体材料のボデーへ不純物を導入して半導体デバイス
のドープ領域を形成する、半導体デバイスの製造法であ
る。

［実施例］ 以下、この発明の実施例を図面に基づいて説明する。

第１図を説明すると、プレーナ・シリコン・トランジス
タの製造法のドーピング段階（不純物を導入する段階）
の開始点として適した材料は、N⁺−形半導体埋込領域２
を有するＰ−形シリコン基板１、基板１および埋込領域
２に接するＮ−形半導体エピタキシャル層３、ならびに
エピタキシャル層３の表面を被覆し、基板１から隔置さ
れた二酸化シリコン層４から成る。二酸化シリコン層の
厚さは１μｍ程度である。上記の通り、Ｐ−形シリコン
半導体基板１は、製造工程で製造された複数のデバイス
が見い出されるシリコン・ウェーハの一部である。

第２図を説明すると、二酸化シリコン層４は露出される
エピタキシャル層３の多少の表面区域を残すようにマス
クされエッチされかつエピタキシャル層３の他の表面は
二酸化シリコンの領域41および42で被覆されたままであ
る。領域41と42との間の外部空隙は円環状または方形環
状を成す。すなわち、領域41と外部領域42との間のエピ
タキシャル層３の表面は細長い円環および方形を成す。
エピタキシャル層３の露出区域は何回かに分けて不純物
をエピタキシャル層３に導入するウィンドゥであるが、
露出区域は単一マスクによる１つの段階としてすべて限
定される。領域41と42との間の空隙の外周が円環である
ときは、二酸化シリコン領域42にあるウィンドゥは円
環、または部分的に円環および方形の外周を成す。領域
41と42との間の空隙の外周が一般的に方形を成すとき
は、領域42にあるウィンドゥは一般的に方形の外周を成
す。

さらに第２図を説明すると、ホトリトグラフ技法はマス
キング段階で用いられ、またエッチング操作は湿式また
は乾式エッチングによって完成される。すなわち、プラ
ズマ式エッチングである乾式エッチングが望ましいの
は、湿式エッチングよりも優れた正確さ（湿式エッチン
グはウィンドゥの側部を余計にエッチさせる結果にな
る）を得られるからである。もちろん、乾式エッチング
は、もし二酸化シリコンおよび窒化シリコンが共に共存
するならば、両者を侵食するが、二酸化シリコンのみで
も侵食可能である。第２図の段階で、単一マスクのウィ
ンドゥに対応する二酸化シリコン層のウィンドゥの相対
位置は、マスクの臨界寸法がマスクを二酸化シリコン層
に転送するのに保たれることを保証するために検査され
る。

第３図を説明すると、エピタキシャル層の露出された表
面区域は、約1000Åの厚さの熱成長二酸化シリコンの領
域51,52および53によって被覆される。熱成長二酸化シ
リコンの領域51,52および53の構成は、領域41および42
で限定されているウィンドゥの相対位置を変更しない。

第４図を説明すると、二酸化シリコン領域41,42,51,52
および53は、約2,200Åの厚さの窒化シリコン層６で被
覆される。窒化シリコン層６は、窒化シリコン（Si
₃N₄）および水素（H₂）を発生させるシラン（SiH₄）お
よびアンモニア（NH₃）の分解を伴う堆積工程により形
成される。

第５図を説明すると、窒化シリコンは、窒化物質の領域
61および62を残すように大きめのマスクを用いて酸化領
域51から除去される。マスクは大きめの窒化物層を除去
するために用いられるだけでなく、高精度の配列を必要
としないのは、それを通して拡散を行う領域が窒化物層
の下の酸化物層によって既に規定されているからであ
る。第５図から明らかなように、窒化物層は酸化物領域
41および42の各縁を越えて除去され、また酸化物領域41
および42を越える窒化物層61および62の正確な量はあま
り重要ではない。窒化物層の領域の除去は、酸化物層の
エッチングよりも極めて速く窒化物層をエッチ可能なエ
ッチ剤によって効果を上げる。領域51の酸化物層の厚さ
が約500Åであることが推定されるときエッチングを停
止する。

第６図を説明すると、酸化物層51は、該酸化物層51より
もかなり厚い領域41および42を著しく減少せずに酸化物
エッチ剤を加えることによって除去される。実際に酸化
物領域51の完全除去を保証するために、酸化物エッチ剤
は領域51を過剰にエッチするので、酸化物領域41および
42で境界を成す領域で若干の半導体材料が除去される。

第７図を説明すると、このステージではホウ素、すなわ
ちＰ−形不純物は、拡散領域がエピタキシャル層３を経
て基板１にわたるまで酸化物領域41および42によって境
界を成す露出した領域に拡散されて、エピタキシャル層
３を外部領域31および内部領域32に有効に分離する。元
のエピタキシャル層３の内部領域32は板状でありかつ内
部エピタキシャル領域32の周囲を遮るように広がる奥行
のある拡散によって外部領域31から絶縁される。つま
り、第７図の拡散段階は残りの原エピタキシャル層３か
ら内部エピタキシャル32を絶縁しかつ酸化物領域41と42
との間のウィンドゥを閉鎖するように酸化領域410の成
長によって完成される。

第８図を説明すると、製法の第２のステージは、酸化物
領域53を被覆する窒化物領域を除去することから始まる
が、この場合もまた正確な配列を必要としない大きめの
マスクを用いて酸化物領域53の縁を越えるように窒化物
領域を除去する。前述の通り、用いられるエッチ剤は、
二酸化シリコンをエッチするより速く窒化物半導体をエ
ッチし得るとともに、また時間をかけて酸化領域53を被
覆している窒化物が除去されるとき、酸化物領域53の厚
さは500Åまで減少された。

第９図を説明すると、内部エピタキシャル層32は薄い酸
化物領域53をエッチし終わることによって製法の第２拡
散段階にそなえられる。前記の通り、酸化エッチ剤に晒
されることによって領域53と境を成す酸化物領域42の厚
さはわずかに減少される。すべての酸化物層53がエッチ
剤で除去されることを保証するのに必要なエッチング時
間のために内部エピタキシャル領域の表面も若干浸食さ
れる。

第10図を説明すると、リン、すなわちＮ−型不純物は、
酸化物53で前に被覆された露出領域における内部エピタ
キシャル領域32の露出表面に拡散されるが、N⁺ドープ処
理材料323が内部エピタキシャル領域32を経てN⁺−形の
埋込み領域２の中まで広がる。その拡散段階は酸化物領
域42のウィンドゥを閉鎖するために酸化物領域411を成
長させることによって完成される。

第11図を説明すると、内部エピタキシャル領域32は、元
の窒化物層６の部分61および62を除去して薄い酸化物領
域52を露出することによって第３のステージにそなえら
れる。酸化物領域52は、次のエッチング段階で除去され
る。酸化物領域52が除去されると同時に酸化物領域52の
下の半導体材料もわずかに除去される。

第12図を説明すると、薄い酸化物層７は半導体の露出表
面の上で成長しかつホウ素・イオンはＰ−形領域８を造
るために薄い酸化層７を経て打ち込まれる。

第13図を説明すると、その工程は、薄い酸化物領域７お
よび表面の残りを被覆するやや厚い酸化物層41,42,410
および411を除去するまで続行され、第14図に示される
次のステージの準備をする。

第14図を説明すると、内部エピタキシャル領域32内に領
域８を拡散させ、かつ構造物の全表面にわたって新しい
酸化物層９を成長させるために構造物を加熱する。

第１図〜第14図に示された工程は、Ｐ−形領域８を被覆
する酸化物層９の開放ウィンドゥによって完成され、ま
た領域８および323を被覆する酸化物層９の開放ウィン
ドゥから領域８にＮ−形領域を拡散することによって、
それぞれ達成されることが望ましく、かつ領域8,323お
よび領域８に導入された追加領域に接触する金属領域が
具備される。工程を完了して製造されたデバイスは、領
域32がＮ−形コレクタ電極であり、領域８はＰ−形ベー
ス電極、かつ領域８に拡散された追加のＮ−形領域はエ
ミッタ電極であるNPNプレーナ・トランジスタである。
本発明の一部を形成しないこの完了段階は詳細について
図示または説明されていない。

第15図〜第18図は、第10図の配置から結局第14図によっ
て表わされる結果になる、第11図〜第14図で表わすもの
とは別の段階を表示する。

第15図を説明すると、第１図〜第10図までの工程段階に
続いて他のどのような窒化物も除去せずに酸化物領域52
を被覆している窒化物を除去することによって得られ
る。酸化物領域52を被覆する窒化物の被覆は、やや厚め
に囲まれて露出されている酸化物領域42の縁を残すよう
に、大きめのマスクを用いて除去される。

第16図を説明すると、酸化物領域52は除去されて薄い酸
化領域７でおきかえられる。酸化物領域52で初めに被覆
された半導体の表示を多少切り下げる有効な段階とし
て、エピタキシャル領域32内に打込み領域８を供給する
ように、ホウ素のようなＮ−形不純物を打ち込む。

第17図および第18図を説明すると、明らかに次の段階は
それぞれ第13図および第14図で表わすのと同じ結果を与
える。

第19図〜第23図は、プレーナ構造の半導体抵抗器の製造
に際して、第７図で表わされた段階で始まる後の段階を
示す。

第19図を説明すると、第７図で上述されたラインに沿っ
て、深い絶縁拡散はエピタキシャル層の領域32の絶縁を
効果的に完成させ、さらに拡散区域は二酸化シリコン領
域410で被覆される。

第20図を説明すると、窒化物被覆63は、厚めの二酸化シ
リコン領域42で限定される二酸化シリコンの薄い被覆54
を露出するために除去される。

第21図を説明すると、薄い二酸化シリコン被覆54は、シ
リコン材料表示を露出するために、エッチ剤によって除
去される。

第22図を説明すると、二酸化シリコンの薄い被覆10が露
出されたシリコン材料表面上で成長し、また、エピタキ
シャル層32上に、方形の外周を成す２つの領域を限定す
るアパーチャを有するホトレジスト被覆11を供給する。
不純物が、ドープ処理領域324および325を供給するため
に、マスクとしてホストレジスト被覆および二酸化シリ
コン被覆を用いて打ち込まれる。第23図を説明すると、
ホトレジスト被覆は除去され、端子として働く打込み領
域324および325に接続された半導体抵抗器ボデー326を
供給するために二酸化シリコン被覆10を経て不純物が打
ち込まれる。

上記の通り、第23図に示した構造物から初めの二酸化シ
リコン被覆の残りの層41,42,410,および10は除去され、
かつ後続の工程段階により一般的なプレーナ表面を供給
するための二酸化シリコンの新しい被覆が形成される。

第24図および第25図は、第23図で表わす抵抗器のボデー
326と抵抗器ボデー326との外部接続を容易にする接触パ
ッド27および28を後の工程段階で供給された抵抗器用の
半導体端部接触領域である植付け領域324および325とを
平面図で示す。

第24図を説明すると、端部接触領域324および325より小
さな接触パッド27および28は、抵抗器のボデー326の長
さに影の区域21および22の長さを加えるように位置決め
される。したがって、半導体抵抗器の値は、事実上ボデ
ー326の抵抗であるが、その値は抵抗器のボデー326の延
長と一致する影の区域22および23の全長の抵抗によって
ごくわずか増加される。

第25図を説明すると、接触パッド27および28は、接触領
域324および325の上に少し異なるような位置に置くこと
ができるが、明らかに、第25図に示された影の領域の全
長は第24図に示された影の領域21及び22の全長と同じで
あり、したがって、第24図により表わされた配列によっ
て供給される抵抗器は、第25図によって表わされた配列
によって供給される値と同じ値を有する。すなわち、接
触パッド27及び28によって被覆された区域を限定するマ
スクの配列は高精密で果たされる必要がなく、実際の唯
一の制限はパッド27または28が領域324および325の外側
にわたってはならないことである。抵抗器のボデー326
の線に沿った影の区域23および24の全長は、接触パッド
27およびこれらのウィンドゥを含むマスクの上の接触パ
ッド27および28用のウィンドゥの間隔によってセットさ
れる。

第１図〜第23図に関して説明された半導体デバイスの製
造法は、プレーナ半導体デバイスの製造法の主段階を表
わし、したがって事実上完全なプレーナ・トランジスタ
を生じ、例えばプレーナ・トランジスタを完全なウェー
ハに完成させるために従来のエミッタ拡散、最終パッシ
ベーションおよびメタライゼーションのみを必要とす
る。したがって言うまでもなく、ほぼ完全なデバイスを
含むウェーハは、本明細書に説明された製造法によって
同じ位置で作ることができ、かつ完成するために別の位
置に移動することができる。

付図に関して説明された製造工程の主な特徴は下記の通
りである： 1.製造法は、プレーナ・トランジスタ用としてベース領
域、深いN⁺接続を埋込み式のコレクタ層に供給する３層
合成マスクを利用することができる。

2.第４層がインプラント抵抗器の層である場合には４層
合成マスクを使用することができる。

3.シリコン・ウェーハに本製造法を適用する際に、乾式
（プラズマ使用）エッチングを使用することができるの
はマスキング二酸化シリコンの被覆のエッチングが窒化
シリコンのどのような析出でも行われる前に行なわれる
からである。さらに、合成マスクから二酸化シリコン被
覆まで移された特徴の量は、処置がさらに行われる前に
検査することができる。乾式エッチングは、湿式エッチ
ングよりも一段と精密な製造工程であり、湿式エッチン
グは窒化シリコンが存在するならば使用されなければな
らない。

4.合成マスクは、任意のレジステート・トレランスを含
まず（それは任意のレジステート・トレランスを要求し
ない）、その結果レジステート・トレランスを供給する
際に半導体材料は消費されない。

5.第１被覆の欠陥、すなわち、二酸化シリコン被覆の欠
陥は、シリコン半導体ウェーハが使用されているとき、
ピンホールやスクラッチのようなものは、一般に製造工
程中の第２被覆によって被覆され、そして欠陥を生じな
い。また第２の被覆の欠陥は、第１被覆が存在するので
半導体材料の露出には至らない。

6.3層または４層の合成マスクの特色を移すエッチング
段階後に第１被覆が検査されるが、臨界寸法を含むすべ
ての寸法は検査に使用することができる。それは、第１
被覆のエッチングが第２被覆と定位置に置いて行われた
ならば、あてはまらない。

7.残りの第１および第２被覆のすべてをプレーナ・トラ
ンジスタにおいて、任意の最終メタライズ層が仕上りデ
バイスの表面に沿って半導体化合物の単一被覆の厚さよ
りも厚くなる部分に出会うことを意味する。

8.すべての寸法は、第１被覆にあるウィンドゥを限定す
るのに用いられるマスクによってセットされる。第２被
覆にあるマスキングの開放に用いられるマスクは、高精
度で製造したり位置決めしたりする必要がなく、その理
由は実際に、それらの機能が実際に第１被覆にあるウィ
ンドゥに用いられるマスクによって既に限定されたウィ
ンドゥの選択だからである。

図面の簡単な説明 第１図ないし第14図はこの発明の第１の実施例の製造法
を説明する断面図、第15図ないし第18図はこの発明の第
２の実施例の製造法を説明する断面図、第19図ないし第
23図はこの発明の第３の実施例の製造法を説明する断面
図、第24図及び第25図は第23図に示される抵抗器の平面
図。

符号の説明 ３…半導体材料のボデー、4,41,42…第１の被覆、6,61,
62…第２の被覆、51,52…二酸化シリコンの薄い部分、3
23…ドープ領域。

Claims (7)

【特許請求の範囲】
1. 【請求項１】別々のステージのそれぞれにおいて、半導
   体材料のボデーの主表面の特定の領域から該半導体材料
   のボデーへ不純物を導入することによって半導体デバイ
   スの複数のドープ領域を形成する半導体デバイス製造法
   であって、 前記半導体材料のボデーの主表面の上へ二酸化シリコン
   からなる第１の被覆を形成する段階であって、該第１の
   被覆には分離領域を含む前記半導体デバイスの全ての領
   域を規定する複数のウィンドゥが含まれ、前記各ウィン
   ドゥには前記第１の被覆においてその最も厚い部分に比
   べて極めて薄い部分がある、段階と、 前記第１の被覆のすぐ上に、前記第１の被覆の全面にわ
   たる窒化シリコンからなる第２の被覆を形成し、前記ウ
   ィンドゥのうちの選択されたものを解放する段階と、 前記別々のステージのそれぞれにおいて、前記第１の被
   覆の薄い部分を取り除いた後、拡散によって、前記解放
   されたウィンドゥを通して前記半導体材料のボデーへ不
   純物を導入して前記半導体デバイスのドープ領域を形成
   する段階と からなることを特徴とする半導体デバイス製造法。
2. 【請求項２】別々のステージのそれぞれにおいて、半導
   体材料のボデーの主表面の特定の領域から該半導体材料
   のボデーへ不純物を導入する半導体デバイス製造法であ
   って、 前記半導体材料のボデーの主表面の上へ二酸化シリコン
   からなる第１の被覆を形成する段階と、 前記半導体材料のボデーに対して、前記不純物を導入す
   べき領域、この領域には分離領域が含まれる、を規定す
   るウィンドゥを前記第１の被覆にエッチングで形成し、
   エッチされた領域を前記第１の被覆よりも極めて薄い二
   酸化シリコンの層で被覆する段階と、 前記第１の被覆及び薄い二酸化シリコンの層のすぐ上
   に、前記第１の被覆及び薄い二酸化シリコンの層の全面
   にわたる窒化シリコンからなる第２の被覆を形成し、前
   記ウィンドゥのうちの選択されたものを解放する段階
   と、 前記のステージのひとつにおいて、前記薄い二酸化シリ
   コンの層を取り除いた後、拡散によって、前記解放され
   たウィンドゥを通して前記半導体材料のボデーへ不純物
   を導入して前記半導体デバイスのドープ領域を形成する
   段階と からなることを特徴とする半導体デバイス製造法。
3. 【請求項３】別々のステージのそれぞれにおいて、半導
   体材料のボデーの主表面の特定の領域から該半導体材料
   のボデーへ不純物を導入するバイポーラ型半導体デバイ
   ス製造法であって、 前記半導体材料のボデーの主表面の上へ二酸化シリコン
   からなる第１の被覆を形成し、前記半導体材料のボデー
   に対して前記不純物を導入すべき領域、この領域には分
   離領域が含まれる、を規定するウィンドゥを前記第１の
   被覆に含ませる段階であって、前記各ウィンドゥには前
   記第１の被覆においてその最も厚い部分に比べて極めて
   薄い部分がある、段階と、 前記第１の被覆のすぐ上に、前記第１の被覆の全面にわ
   たる窒化シリコンからなる第２の被覆を形成し、前記ウ
   ィンドゥのうちの選択されたものを解放する段階と、 前記ステージのひとつにおいて、前記第１の被覆の薄い
   部分を取り除いた後、拡散によって、前記解放されたウ
   ィンドゥを通して前記半導体材料のボデーへ不純物を導
   入して前記バイポーラ型半導体デバイスのドープ領域を
   形成する段階と からなることを特徴とする半導体デバイス製造法。
4. 【請求項４】特許請求の範囲第１項又は第３項に記載の
   半導体デバイス製造法において、前記第１の被覆のウィ
   ンドゥは、前記第１の被覆においてマスクにより規定さ
   れた前記特定の領域の上にある部分をエッチングにより
   実質的に取り除くことにより形成され、その後前記第１
   の被覆の薄い部分が前記ウィンドゥに形成されることを
   特徴とする半導体デバイス製造法。
5. 【請求項５】特許請求の範囲第１項ないし第４項のいず
   れかに記載の半導体デバイス製造法において、前記不純
   物を前記解放されたウィンドゥを通して導入する段階に
   続いて、該ウィンドゥを前記第１の被覆と同じ材料製の
   第３の被覆で閉じる段階がさらに含まれることを特徴と
   する半導体デバイス製造法。
6. 【請求項６】特許請求の範囲第１項ないし第５項のいず
   れかに記載の半導体デバイス製造法において、最終的に
   選択されたウィンドゥから前記第２の被覆を除去する段
   階と、 前記最終的に選択されたウィンドゥから前記薄い二酸化
   シリコンの層又は前記第１の被覆の薄い部分を除去する
   段階と、 前記最終的に選択されたウィンドゥを、不純物のインプ
   ラントを許容する厚さに形成された前記第１の被覆と同
   じ材料製の第４の被覆で被覆する段階と がさらに含まれることを特徴とする半導体デバイス製造
   法。
7. 【請求項７】特許請求の範囲第１項ないし第６項のいず
   れかに記載の半導体デバイス製造法において、最終的に
   選択されたウィンドゥから前記不純物を導入した後に、
   前記各被覆の残りを除去して追加の処理のための実質上
   平坦な表面を供給する段階がさらに含まれることを特徴
   とする半導体デバイス製造法。