JPS607864B2 - デ−タ伝送装置 - Google Patents

Description

【発明の詳細な説明】 この発明はたとえばＣＰＵ（中央処理装置）と端末間な
どのデータ伝送装置に係るもので、特にデータ伝送中に
割込みをかける場合の伝送方式に関する。

上記したようなデータ伝送を行なう場合のデータは通常
、複数のデータブロックで構成され、これらデータブロ
ックを連続して伝送する方式が探られている場合が多い
。

このようなデータ伝送におけるデータブロックは、一般
的にテキスト開始番号（以下、ＳＴＸ符号という）とテ
キスト終了信号（以下ＥＴＢ符号という）との間に挟ま
れた区間のデータを指している。

そして、たとえばパリティ計数を行なうときには、ＳＴ
Ｘ符号は含まず、次のキャラクタからカウントを開始し
、ＥＴＢ符号を含んでカウントを終了して、その結果を
ＥＴＢ符号に引続いてブロックチェックキヤラクタ（以
下ＢＣＣという）として伝送する。第１図ａは上記した
データブロックの構成を模式的に示したものである。ま
た、同図ｂはこのデータブロックをＡ，，Ａ２，Ａ３・
・・というように複数個連結したものを示し、一般には
このようなものをサイクリツクディジタル伝送している
。ところで、このようなデータ伝送にあって、割込み要
求が発生した場合には、従来次のようにして伝送してい
た。

すなわち、その割込みデータに第１図ａで示したＳＴＸ
，ＥＴＢ，ＢＣＣなどの符号を付して、サィクリックデ
ィジタル伝送している第１図ｂのようなデータのブロッ
クとブロックたとえば第２のデータブロックＡ２と第３
のデータフロックＡ３との間に割込ませて伝送する。こ
れを示したのが第２図である。第２図において、Ｂは割
込みデータを示している。第３図は上記した従来のデー
タ伝送方式を実現するためのシステムの構成を示すもの
で、送信側は入力回路１１、送信回路１２、並列−直列
変換回路（以下Ｐ−Ｓ変換回路という）１３、第１のメ
モリ１４、第２のメモリ１５、変調回路１６で構成され
、また受信側は複調回路１７、直列−並列変換回路（以
下Ｓ−Ｐ変換回路）１８、受信回路１９、第３のメモリ
２０、第４のメモリ２１、出力回路２２で構成されてお
り、これら送信側と受信側とは伝送線路２３で接続され
ている。

このような構成において、今、第１図ｂのようなデータ
の所定のデータブロックを伝送する場合は、そのデータ
ブロックの情報を入力回路１１でプロセス入力として議
取り、その謙取つた内容を第１のメモリー４に記憶させ
る。この第１のメモリ１４への記憶動作が終了すると、
この記憶した内容を第２のメモリ１５に転送する。これ
と同時に、次に伝送しようとするデータブロックの情報
を入力回路１１でプロセス入力として議取り、その内容
を第１のメモリ１４に記憶させる。そして、送信回路１
２では、第２のメモリ１５に記憶されているプロセス入
力情報をプロセス入力単位に１〜２またはそれ以上のキ
ャラクタに編集し、Ｐ−Ｓ変換回路１３、変調回路１６
を通して伝送線路２３に送出し、データ伝送を開始する
。このデータ伝送を開始するに当っては、第１図ａに示
すように予め、ＳＴＸ符号を伝送してその後、引続いて
プロセス入力情報を伝送する。このプロセス入力情報（
１ブロック分）を伝送し終ると、ＥＴＢ符号およびＢＣ
Ｃ符号を引続いて伝送する。このように１ブロック分の
プロセス入力情報を伝送し終ると、次に伝送すべきブ。
ック情報の伝送動作を引き続き開始する。受信側では、
伝送線路２３を経て伝送されてくる送信側からのプロセ
ス入力情報を復調回路１７、Ｓ−Ｐ変換回路１８を通し
て受信回路１９で受信し、ＳＴＸ符号に引き続いてキャ
ラクタ単位に受信した情報を必要に応じて垂直パリティ
チェックした後、プロセス出力単位に変換し、第３のメ
モリ２０へ記憶してゆく。

そして、ＥＴＢ符号を受信した後に引き続いて受信する
ＢＣＣ符号が正常であれば、上記第３のメモリ２０１こ
記憶したプロセス出力情報を第４のメモリ２１に転送し
、出力回路２２によりこの第４のメモリ２１の内容（プ
ロセス出力情報）をプロセス出力する。以上は通常の伝
送動作であるが、次に上記のような伝送中に割込みが発
生した場合の動作を第４図を参照して説明する。第４図
において、Ａ，，ん，ん…はデータブロックを示し、Ｔ
は１つのデータブロックのデータ伝送処理時間を示して
いる。ここでは、時点Ｔｏにおいて、データブロックＡ
，が入力回路１１に入力され、時点Ｔ，で送信回路１２
に入力されるというように入力回路１１、送信回路１２
、受信回路１９、出力回路２２でそれぞれＴ時間ずつの
伝送遅れがある。ここで今、時点Ｔ３ｉで割込み信号が
入ったとすると、その割込み信号が入ったときに現在入
力している通常のデータブロック（この例ではデータフ
ロックＡ４）のプロセス入力を第１のメモリー４から第
２のメモリ１５に転送する処理を全て終了したあと、上
記割込信号に基づいた処理を開始する。

第４図において、斜線を施した部分が割込みデータＢを
示している。このように従来では、通常のデータ伝送動
作中、任意の時間に割込みが入ると、その割込みに関す
る処理は、その割込みが入ったときに通常のデータ伝送
処理動作が行なわれていたデータブロックのデータ処理
が終了してから行なっていた。したがって、第４図から
も明らかなように割込みが発生してから、その割込みに
関する処理を行ないプロセス出力するまでの伝送遅れは
ほぼ４データブロック分（４Ｔ時間）となる。

しかも一般に、通常伝送の１データブロックは、数百キ
ャラクタ以上の単位であるのに対し、割込み伝送による
１データブロックは数キャラクタであることから制御時
による制御性あるいは非常時における割込み伝送の伝達
遅れが無視できなくなり、重大事故に発展する危険を伴
なう。特にテレメータのように比較的伝送速度の遅いシ
ステムの場合には大きな問題となる可能性がある。この
発明は上記の点に鑑みてなされたもので、装置間でブロ
ック単位にデータ伝送する装置において、割込み要求が
発生した場合、通常のデータ伝速を中断して上記割込み
要求に関する割込みデータを最優先に伝送するようにし
、割込み要求が発生してからこの割込み要求に関する割
込みデータが着信するまでの時間を最短とし、非常時に
おける割込み伝送を効率良く行ない得るデータ伝送装置
を提供することを目的とする。

以下この発明の一実施例を図面を参照して説明する。

第５図は本発明に係るデータ伝送装置の構成を示すもの
で、第３図と同一部分には同一符号を付して重複する部
分の説明は省略する。第５図が第３図と異なる点は、送
信側においては送信回路部として、第３図で示した送信
回路１２の他に割込みに関する送信動作を行なう割込み
送信回路３０が設けられるとともに、これらを選択する
切換スイッチＳ，，Ｓ２が設けられ、さらに入力回路１
１と上記割込み送信回路３０との間に第５、第６のメモ
リ３１，３２が設けられたことにあり、一方、受信側に
おいては受信回路部として、第３図で示した受信回路１
９の他に割込みに関する受信動作を行なう割込み受信回
路３３が設けられるとともに、これらを選択する切換ス
イッチＳ３，Ｓ４が設けられ、さらに上記割込み受信回
路３３と出力回路２２との間に第７、第８のメモリ３４
，３５が設けられたことにある。なお、以下においては
上託送信回路１２を通常送信回路１２といい、受信回路
１９を通常受信回路１９という。上記のような構成にお
いて、次にその動作を説明する。

通常のデータ伝送の場合は、送信側および受信側の切換
スイッチＳ，〜Ｓ４はともに端子ａ側にあり、この場合
は第３図により説明した割込み３のない通常のデータ伝
送動作と全く同じ動作を行なうので、ここではその動作
説明は省略する。以下、割込み要求が発生した場合の動
作について第６図を参照して説明する。割込み要求が発
生し、時刻Ｌｉで割込み信号Ｂ３が入ったとすると、切
換スイッチＳ，が端子ｂ側に功換わり、入力回路１１で
そのときプロセス入力している通常のデータブロック（
ここではデータフロックＡ４）のプロセス入力動作を中
断して、割込みに関するデータのプロセス入力を入力回
路１４１で読込んで第５のメモリ３１に記憶させる。

この第５のメモリ３１への上記割込みに関するデータ１
ブロック分の記憶動作を終了すると、その記憶内容を第
６のメモリ３２に転送する。この転送動作が終了すると
、切換スイッチＳ，を再び元の状態（端子ａ側）に切換
えて、この割込み動作のために中断された通常のデータ
ブロック（データブロックＡ４）のプロセス入力動作を
中断された以降の分について続行する。一方、通常送信
回路１２においては、入力回路１１で既に読取られたデ
ータブロックへの情報のうち、中断された部分のキャラ
クタのあとに、伝送中断信号（以下ＥＴＸ符号という）
とＢＣＣ符号を伝送し、この後、スイッチＳ２を端子ｂ
側に切換える。

そして、割込み送信回路３０では、第６のメモリ３２の
記憶されている割込み伝送１ブロック分の情報を伝送す
る。

この伝送が終了すると切換スイッチＳ２が元の状態（端
子ａ側）に戻り、中断された上記通常伝送１ブロック（
データブロックへ）の残りを引続いて伝送する。一方、
受信側においては、上託送信側から送られてくるデータ
信号のうち、ＥＴＸ符号を受信し、このＥＴＸ符号を受
信したのち、ＢＣＣ符号を検出すると直ちに切換スイッ
チＳ３を端子ｂ側に切換え、割込み受信回路３３により
上記割込みデータ１ブロック分を第７のメモリ３４に記
憶させる。

この記憶動作が終了すると、その記憶内容を第８のメモ
リ３５に転送する。この転送動作が終了すると、切換ス
イッチＳ３を元の状態（端子ａ側）に戻して引き続いて
受信される通常のデータフロック（データプロックん）
の残りの部分の受信動作を行ない、その情報を第３のメ
モリ２０１こ記憶させ、この記憶動作が終了するとその
記憶内容を第４のメモリ２１に記憶させる。また、切換
スイッチＳ３を上記したように元の状態に戻す動作が行
なわれると、これと同時に切換スイッチＳ４が端子ｂ側
に切換わる。したがって、出力回路２２は第８のメモリ
３５の記憶内容を読出して出力する。この出力動作が終
了すると、切換スイッチＳ４を元の状態（端子ａ側）に
戻して、引き続き第４のメモリ２１に記憶されている内
容すなわち中断されているデータブロックＡ４の残りの
部分を出力する。上記した動作を示すものが第６図であ
り、この第６図からも明らかなように、割込みデータＢ
が入ると、現在データ処理中のデータブロック（データ
ブロックへ）の処理を中断して、この割込みデータＢを
優先して送るような動作を行なう。

したがって、上記割込みデータＢは割込んだ時点（ｔｉ
）から出力回路２２で出力されるまでの伝送遅れは、割
込みデータＢの４ブロック分に相当する時間だけとなり
、これはほとんど無視できる時間である。ところで上記
した方式を実現させるには、受信側では第７図のような
回路を必要とする。

第７図の回路はフリツプフロツブＦＦ，，ＦＦ２、アン
ド回路ＡＮＤ，，ＡＮＤ２とから構成されており、この
回Ｚ路は通常に伝送する項目（ワード）に含まれるある
特定の項目を割込み伝送においても伝送する場合のもの
である。ただし、通常の伝送を行なう項目と割込み伝送
を行なう項目とが完全に分離されている場合には、この
回路は不要となる。しかしながら、テレメータなどの場
合には、伝送する必要のある項目は全て一定のサイクル
で送信し、受信側で一定時間毎に受信するかを検出し、
一定時間経過しても受信できないときには、データ欠側
とする方式が一般的である。そこで、割込み伝送は通常
伝送のデータブロックを中断してのデータ伝送となるた
めに、入力回路１１で謙込まれたプロセス入力がシーケ
ンシヤルにプロセス出力されない。このため、後で読込
まれたプロセス入力情報が、先に謙取られた同一点のプ
ロセス入力情報より先にプロセス出力されてしまうこと
になる。したがって、割込み伝送された情報のあとに受
信した通常伝送のデータブロックに含まれる情報をプロ
セス出力しないようにするか、または割込み伝送時に受
信した情報をあたかも通常受信したものとみなして、こ
の値をプロセス出力する方式を採用している。第８図は
この方式による動作の流れを示す図である。第８図ａは
特定ワードの受信周期、同図ｂは通常受信周期、同図ｃ
は割込み受信信号、同図ｄはフリツプフロツプＦＦ，の
セットＱ出力、同図ｅはフリツプフロツプＦＦ２のセッ
ト出力Ｑ出力、同図ｆはプロセス出力であり、同図にお
いて、７で示すタイミングではプロセス出力しないか、
または前回のプロセス出力値と同じものを出力する。な
お、上記実施例では割込み伝送は通常伝送のデータブロ
ックを中断して伝送するような動作について説明したが
、必ずしも通常伝送のデータブロックを中断して伝送す
るとは限らない。

タイミングによっては、通常伝送のデータブロックとデ
ータブロックとの間に入ることもあり得る。このような
場合には、送信側における入力および送信動作は、第６
図で示したような動作を行なうが、受信側における受信
および出力動作はＥＴＸ符号が検出できないため、第４
図に示すような処理となってしまう。そこで、伝送開始
テキスト符号として、通常伝送時におけるＳＴＸ符号に
対応した符号たとえばＥＴＸ符号を設け、通常伝送のデ
ータブロックと割込み伝送によるデータブロックとを上
記テキスト符号で分離するようにすれば、受信回路では
、従来のＥＴＸ符号により、スイッチＳ３を切換えるこ
とば勿論のこと、ＥＴＸ′符号を受信した場合にも、ス
イッチＳ３を切換えて割込み受信を行なうことができる
。以上説明したようにこの発明によれば、装置間でブ。

ック単位にデータ伝送を行なうものにおいて、その送信
側および受信側に、通常送信部、割込み送信部、通常受
信部、割込み受信部を設け、これら送信部、受信部を切
換手段により、割込み要求が発生した場合、通常のデー
タ伝送を中断して割込み送信部、割込み受信部を通して
割込み要求に関する割込みデータを最優先に伝送するよ
うにしたので、割込み要求が発生してからのこの割込み
要求に関する割込みデータが着信するまでの時間を最短
とし、非常時における割込み伝送を効率良く行なうこと
ができ、特にテレメータなどの如く、比較的伝送スピー
ドの遅いシステムなどにおいて有効なデータ伝送装置を
提供できる。

【図面の簡単な説明】

第１図ａはデータブロックの構成図を示す図、第１図ｂ
は複数のデータブロックから構成されたデータの構成例
を示す図「第２図は第１図ｂのデータに割込みデータを
割込ませてなるデータの構成例を示す図、第３図は従来
のデータ伝送方式の一構成例を示すブロック図、第４図
は従来のデータ伝送方式の動作を示すタイミングチャー
ト、第５図は本発明に係るデータ伝送装置の一実施例を
示す構成図、第６図は同実施例の動作を示すタイ０ミン
グチャート、第７図は同実施例において受信側で必要と
する回路を示すブロック図、第８図は第７図の回路によ
る動作を示すタイミングチャ−トである。 １１・・・・・・入力回路、１２・・・・・・通常送信
回路、Ｉ４……第１のメモリ、１５……第２のメモリ、
１９・・・・・・通常受信回路、２０…・・・第３のメ
モリ、２１・・・・・・第４のメモリ、２２・・・・・
・出力回路、３０・・・・・・割込み送信回路、３１・
・・・・・第５のメモリ、３２・・・・・・第６のメモ
リ、３３・・・・・・割込み受信回路、３４……第７の
メモリ、３５……第８のメモリ、Ｓ，〜Ｓ４・・・・・
・切換スイッチ。 第１図 第２図 第３図 第４図 第５図 第６図 第７図 第８図

Claims (1)

【特許請求の範囲】
1. １ 複数のブロツクで構成されるデータの伝送を行なう
   データ伝送装置において、前記データを取込む入力回路
   からの前記データを通常時に送信する通常送信部と、前
   記入力回路からの割込みデータを送信する割込み送信部
   と、割込み要求の発生により切換わり前記入力回路から
   のデータを前記割込み送信部に送り、かつ前記割込み送
   信部からの割込みデータを送出させる送信側切換手段と
   から構成される送信側と、この送信側から通常時に送ら
   れてくるデータを受信する通常受信部と、前記送信側か
   らの割込みデータを受信する割込み受信部と、前記送信
   側手段からのデータに基づいて前記割込みデータを示す
   信号が検出したときに切換わり前記送信側からの割込み
   データを前記割込み受信部に送り、かつ前記割込み受信
   部からの割込みデータを出力回路に送る受信側切換手段
   とを具備し、通常は前記通常送信部を通して送信すると
   ともに通常受信部で受信し、割込み要求の発生により前
   記送信側切換手段が切換って割込みデータを、前記通常
   のデータを中断して前記割込み送信部を通して送信する
   とともに、前記受信側切換手段により割込みデータを割
   込み受信部で受信し、その後前記中断された通常のデー
   タの伝送を行なうことを特徴とするデータ伝送装置。